Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View

Abstract

This work presents an analysis about the influence of the gate and source/drain underlap length (LUL) on UTBB FDSOI (UltraThin-Body-and-Buried-oxide Fully-Depleted-Silicon-On-Insulator) devices operating in conventional (VB = 0 V), dynamic threshold (DT, VB = VG), and the enhanced DT (eDT, VB = kVG) configurations, focusing on low power applications. It is shown that the underlap devices present a lower off-state current (IOFF at VG = 0 V), lower subthreshold swing (S), lower gate-induced drain leakage (GIDL), higher transconductance over drain current (gm/ID) ratio and higher intrinsic voltage gain (|AV|) due to their longer effective channel length in weak inversion and lower lateral electric field, while the eDT mode presents higher on-state current (ION) with the same IOFF, lower S, higher maximum transconductance (gmmax), lower threshold

Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica.

“…DIBL para os modos convencional (k=0), DT2 (k=1) e kDT (k=3,5) para dispositivos autoalinhado, sem a implantação da região de extensão de 15nm e 20nm.Os valores de DIBL foram menores que 100mV/V para todos os valores de k nos dispositivos sem a implantação da região de extensão e o efeito DT foi mais forte para os dispositivos com maior região de extensão (20nm). Assim, devido ao menor campo elétrico lateral e melhor controle da porta e do substrato, os dispositivos sem a implantação da região de extensão operando em modo DT, e ainda mais em modo kDT, apresentaram melhores DIBL [76] [77]. A Figura 5.7 apresenta o GIDL em função do fator k e para ambos os tipos de junção (auto-alinhado e com a região de extensão de 15nm e 20nm).…”