The Optimum Network on Chip Architectures for Video Object Plane Decoder Design

Ngo, Vu-Duc; Nguyen, Huy-Nam; Choi, Hae-Wook

doi:10.1007/11946441_12

Cited by 10 publications

(3 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…The leakage power for given temperature is constant among the different buffer sizes, because it depends mainly on temperature. Video object plane decoder is another digital signal processing application that has been proposed for use on NoC and studied before (Ngo, V. D. Nguyen, H. N. & Choi, H. W., 2006). VOPD offers quality video transition with decent bandwidth performance.…”

Section: Case Studies and Experimental Resultsmentioning

confidence: 99%

A Novel Prototyping and Evaluation Framework for NoC-Based MPSoC

Tatas

Siozios

Bartzas

et al. 2013

International Journal of Adaptive, Resilient and Autonomic Systems

View full text Add to dashboard Cite

show abstract

Section: Case Studies and Experimental Resultsmentioning

confidence: 99%

A Novel Prototyping and Evaluation Framework for NoC-Based MPSoC

Tatas

Siozios

Bartzas

et al. 2013

International Journal of Adaptive, Resilient and Autonomic Systems

View full text Add to dashboard Cite

show abstract

“…The inputs of this calculation are arrival rate λ i (that is the data rates between IPs of H.264 decoder presented in Fig.7) and mean processing time μ (that is the time to transfer one flit through the router). Similarly, we find out the optimal throughput mapping and calculate the maximum throughput corresponding [14].…”

Section: Simulation and Discussionmentioning

confidence: 99%

An QoS Aware Mapping of Cores Onto NoC Architectures

Nguyen¹,

Ngo²,

Bae

et al. 2007

Parallel and Distributed Processing and Applications

Self Cite

View full text Add to dashboard Cite

Abstract. Network-on-chip (NoC) is being proposed as a scalable and reusable communication platform for future SoC applications. The NoC, somewhat, resembles the parallel computer network. However, the NoC design highly requires the certain satisfaction of latency, power consumption, and area constraints. The latency of the network relates much to throughput and power consumption. Moreover, the IPs and the network are heterogeneous. Hence, a certain mapping of IPs onto a certain architecture produces a certain value of network latency as well as power consumption. The change of mapping scheme leads to a significant change of the values of these constraints. The fact that if we want to maximize the system's throughput, the network latency also increases and if we minimize the network latency, the trade off is that the throughput will decrease. In this paper, we present an mapping scheme that does compromise between throughput maximization and latency minimization. This sub-optimal mapping is found using the spanning tree searching algorithm. The experiment architecture using here is Mesh based topology. We use NS2 to simulate and calculate the system throughput and system power consumption is calculated using Orion model.

show abstract

“…Η χρήση εμπορικών εργαλείων εγγυάται την ακρίβεια των αποτελεσμάτων σε σύγκριση με παρόμοιες προσεγγίσεις, που βασίζονται κυρίως σε απλουστευμένα μοντέλα. κόμβου επανακατασκευής εικόνας [97].…”

Section: σμούunclassified

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

Xanthopoulos¹,

Ξανθόπουλος²

View full text Add to dashboard Cite

Η αυξανόμενη πολυπλοκότητα σχεδίασης των σύγχρονων ενσωματωμένων συστημάτων και η ανάγκη για αύξηση της ταχύτητας με ταυτόχρονη μείωση της κατανάλωσης ενέργειας έχουν οδηγήσει σε νέες τεχνικές σχεδιασμού, οι οποίες αφενός στοχεύουν στη γεφύρωση του χάσματος μεταξύ της σχεδιαστικής πολυπλοκότητας και της παραγωγικότητας του σχεδιαστή, αφετέρου διευκολύνουν την εύρεση βέλτιστων σχεδιαστικών λύσεων. Στην πρώτη κατηγορία, η Εικονική Προτυποποίηση επιτρέπει τη μοντελοποίηση και προσομοίωση του υπό σχεδιασμό συστήματος, χωρίς την ανάγκη συσκευών υλικού, σε πολλαπλά επίπεδα αφαίρεσης, όπου παραλείπονται αρχιτεκτονικές λεπτομέρειες για τη μείωση της πολυπλοκότητας. Στη δεύτερη κατηγορία, η αυτοματοποιημένη Εξερεύνηση Χώρου Σχεδιασμού χρησιμοποιεί αλγορίθμους, οι οποίοι στοχεύουν στην εύρεση βέλτιστων σχεδιαστικών λύσεων, αποφεύγοντας τη χρονοβόρα (και πολλές φορές αδύνατη) εξαντλητική εξερεύνηση του χώρου σχεδιασμού. Ωστόσο λόγω της ανάγκης για ταχύτερη εικονική προτυποποίηση καθώς και της ύπαρξης νέων αρχιτεκτονικών για ετερογενή συστήματα και μέσα διασύνδεσης των αρχιτεκτονικών στοιχείων απαιτώνται αποδοτικότερες τεχνικές προσομοίωσης ή/και συν-προσομοίωσης με άλλα περιβάλλοντα αλλά και μεθοδολογίες εξερεύνησης χώρων σχεδιασμού αυξημένης πολυπλοκότητας. Προς την κατεύθυνση αυτή στόχος της παρούσας διδακτορικής διατριβής είναι (α) η πρόταση αποδοτικών τεχνικών προσομοίωσης που κυρίως στοχεύουν στην ταχύτερη αλλά και ακριβή αξιολόγηση του συστήματος, υποστηρίζοντας επίσης την συν-προσομοίωση με άλλες πλατφόρμες, και (β) η παρουσίαση διαδικασιών εξερεύνησης για χώρους σχεδιασμού αυξημένης πολυπλοκότητας, οι οποίες ανταποκρίνονται στις σχεδιαστικές ανάγκες των σύγχρονων συστημάτων. Στην πρώτη περίπτωση, μία από τις προτεινόμενες τεχνικές προσομοίωσης εισηγείται την αποφυγή μη παραγωγικών φάσεων της προσομοίωσης, ώστε να μη σπαταλάται πολύτιμος χρόνος κατά την αξιολόγηση του συστήματος. Μία ακόμη τεχνική ταχείας προσομοίωσης είναι η ταυτόχρονη αξιολόγηση πολλών σχεδιαστικών λύσεων κατά τη διάρκεια μίας προσομοίωσης παρέχοντας αυξημένη παραλληλοποίηση κατά τη διάρκεια της διαδικασίας εξερεύνησης. Επίσης η παρουσίαση τεχνικών συν-προσομοίωσης με τον υπολογιστή υποδοχής ή/και πλατφόρμα πραγματικού υλικού δίνει ακόμη περισσότερες δυνατότητες αποδοτικής προτυποποίησης του συστήματος. Στις παραπάνω τεχνικές σημαντική είναι η ακριβής προσομοίωση του συστήματος ακόμα και σε ανώτερα επίπεδα αφαίρεσης. Προς την κατεύθυνση αυτή οι συνεπεξεργαστές υλικού χαρακτηρίζονται ως προς την καθυστέρηση, το μέγεθος και την ισχύ μέσω Σύνθεσης Υψηλού Επιπέδου, ενώ εισάγεται και μία τεχνική χαρακτηρισμού ισχύος για Κεντρικές Μονάδες Επεξεργασίας, χωρίς να απαιτώνται οι πλήρεις αρχιτεκτονικές λεπτομέρειες των επεξεργαστών. Στη δεύτερη περίπτωση προτείνεται μία μεθοδολογία εξερεύνησης για ετερογενή συστήματα πολλαπλών συνεπεξεργαστών υλικού, η οποία εφαρμόζει διαφορετική διαμόρφωση για κάθε συνεπεξεργαστή ανάλογα με τις υπολογιστικές του ανάγκες. Επειδή όμως η πολυπλοκότητα σχεδιασμού αυξάνεται εκθετικά, η προτεινόμενη μεθοδολογία χρησιμοποιεί τεχνικές για τη μείωση του χώρου σχεδιασμού στοχεύοντας στην εύρεση ποιοτικότερων σχεδιαστικών λύσεων. Παρόμοια μεθοδολογία εξερεύνησης προτείνεται και για την αποδοτική εξερεύνηση Ιεραρχικών Συστημάτων-σε-Ψηφίδα, δηλαδή δίκτυα των οποίων οι κόμβοι είναι υπο-δίκτυα, καθένα από τα οποία έχει διαφορετική διαμόρφωση ανάλογα με τις επικοινωνιακές ανάγκες του. Και σε αυτή την περίπτωση ο αυξημένος χώρος σχεδιασμού μειώνεται για το σχεδιασμό αποδοτικότερων δικτύων. Τέλος παρουσιάζεται μία διαδικασία εξερεύνησης και υλοποίησης για ετερογενή τρισδιάστατα Δίκτυα-σε-Ψηφίδα, τα οποία χρησιμοποιούν ένα μείγμα από δισδιάστατους και τρισδιάστατους δρομολογητές. Κατά τη διαδικασία αυτή αποφασίζεται το ποιες κάθετες συνδέσεις μεταξύ των επιπέδων θα αφαιρεθούν, καθώς και το πώς τα στοιχεία του τελικού συστήματος θα τοποθετηθούν στα επίπεδα της τρισδιάστατης ψηφίδας. Και στις δύο αποφάσεις απαίτηση είναι η βελτίωση της ταχύτητας και η μείωση της κατανάλωσης ισχύος. Η αποδοτικότητα των προτεινόμενων μεθοδολογιών μελετάται μέσω ποιοτικών και ποσοτικών συγκρίσεων με τυπικές τεχνικές προσομοίωσης και εξερεύνησης, με τη χρήση πλήρως ανεπτυγμένων αλγορίθμων τόσο για πολυμέσα και επεξεργασία ψηφιακού σήματος όσο και για ιατρικές εφαρμογές. Σε κάθε περίπτωση οι προτεινόμενες μεθοδολογίες αποτελούν μία σημαντική συνεισφορά στον τομέα του αποδοτικού σχεδιασμού σύγχρονων ενσωματωμένων συστημάτων.

show abstract

The Optimum Network on Chip Architectures for Video Object Plane Decoder Design

Cited by 10 publications

References 8 publications

A Novel Prototyping and Evaluation Framework for NoC-Based MPSoC

A Novel Prototyping and Evaluation Framework for NoC-Based MPSoC

An QoS Aware Mapping of Cores Onto NoC Architectures

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

Contact Info

Product

Resources

About