Automatische formale Verifikation der Fehlertoleranz von Schaltkreisen

Abstract

Zusammenfassung Die kontinuierliche Verringerung der Strukturgrößen führt zu einer erhöhten Fehleranfälligkeit von digitalen Schaltungen. Sowohl Produktionsfehler als auch transiente Fehler oder durch Strahlung induzierte Fehler können die Funktionsfähigkeit beeinflussen. Deshalb wird die Untersuchung der Fehlertoleranz im Entwicklungsprozess zunehmend wichtig. In dieser Arbeit wird ein formales Verfahren zur Berechnung der Fehlertoleranz bzgl. kurzzeitig auftretenden Fehlern vorgestellt. Darüber hinaus werden Erweiterungen zur Erhöhung der Genauigkeit, zur Beschleunigung und für die Behandlung von Mehrfachfehlern vorgeschlagen.