16.8 A 3-to-40V 10-to-30MHz automotive-use GaN driver with active BST balancing and VSW dual-edge dead-time modulation achieving 8.3% efficiency improvement and 3.4ns constant propagation delay

Ke, Xugang; Sankman, Joseph; Song, Min Kyu; Forghani, Pooya; Brian, D.

doi:10.1109/isscc.2016.7418027

Cited by 54 publications

(13 citation statements)

References 3 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…The move to higher switching speeds also leads to higher switching frequencies, which therefore requires level shifters with reduced propagation delay, ideally sub-ns [2], [3], and reduced low power dissipation per transition. The combination of low delay and high slew immunity is difficult to achieve, for example the 120 V/ns capable level shifter of [7] has a 20 ns propagation delay.…”

Section: Introductionmentioning

confidence: 99%

A New Design Technique for Sub-Nanosecond Delay and 200 V/ns Power Supply Slew-Tolerant Floating Voltage Level Shifters for GaN SMPS

Liu

Hollis

Stark

2019

IEEE Trans. Circuits Syst. I

View full text Add to dashboard Cite

Dual-output gate drivers for switched-mode power supplies require low-side reference signals to be shifted to the switch-node potential. With the move to ultra-fast switching GaN converters, there is a commercial need to achieve switch-node slew-rates exceeding 100 V/ns, however, reported level shifters do not simultaneously achieve the required power supply slew immunities and sub-ns propagation delays. This paper presents a novel design technique to achieve the first floating voltage level shifters that deliver slew-rate immunities above 100 V/ns and subns delay in the same circuit. Step-by-step transistor-level design methods are presented. This technique is applied to improve a reported level shifter, and experimentally validated by fabricating this level shifter in a 180 nm high-voltage CMOS process. The final level shifter has zero static power consumption, and is shown to have a sub-nanosecond delay across the whole operating range, a 200 V/ns positive power-rail slew tolerance, and infinite negative slew tolerance. The measured propagation delay decreases from 722 ps with the floating ground at −1.5 V, to 532 ps for a floating ground of 45 V, and the power consumption is 30.3 pJ per transition at 45 V. It has a figure of merit of 0.06 ns/(µmV), which is an 1.7× improvement on the next best reported level shifter for this type of application.

show abstract

Section: Introductionmentioning

confidence: 99%

A New Design Technique for Sub-Nanosecond Delay and 200 V/ns Power Supply Slew-Tolerant Floating Voltage Level Shifters for GaN SMPS

Liu

Hollis

Stark

2019

IEEE Trans. Circuits Syst. I

View full text Add to dashboard Cite

show abstract

“…In (Ke et al, 2016), a V SW dual-edge DT modulator was designed, which senses load current and supply voltage and then generates modulated delays for V SW rising and falling edges to adjust the instant DT, realizing zero-voltage switching for the GaN power switches. However, this method is too complicated for the CPIOS context of this project and the power consumption of the sub-ns comparator is high, leading to significant power loss.…”

Section: Gate Driver For Gan In Literaturementioning

confidence: 99%

“…In (Ke et al, 2016), an adaptive charging scheme called adaptive bootstrap balancing was proposed. To avoid overcharge, the charging time is initialized until the V SW zero-crossing sensor determines that the charge voltage has enter the safe zone.…”

Section: Gate Driver For Gan In Literaturementioning

confidence: 99%

“…One of them is frequency hopping using discrete frequencies in (Tao & Fayed, 2011), but this technique cannot spread the frequency spectrum evenly to lower the peak EMI. Another approach is with a series resistor, which is typically added at the gate of the GaN FET to damp the transitions (Song et al, 2015;Ke et al, 2016). However, the drawback is high switching loss.…”

Section: Gate Driver For Gan In Literaturementioning

confidence: 99%

See 1 more Smart Citation

A High Voltage Multi-Purpose On-the-fly Reconfigurable Half-Bridge Gate Driver for GaN HEMTs in 0.18-μm HV SOI CMOS Technology

Aimaier²,

Alameh

et al. 2020

2020 18th IEEE International New Circuits and Systems Conference (NEWCAS)

View full text Add to dashboard Cite

En raison de vitesses de commutation plus élevées, de faible résistance à l'état passant et de taille miniaturisée en comparaison avec des contreparties en silicium, l'utilisation de transistors de puissance à base de nitrure de gallium (GaN) est de plus en plus courante dans les circuits de puissances modernes. Avec des figures de mérite supérieures, les convertisseurs de puissance utilisant des dispositifs GaN peuvent fonctionner à des fréquences de commutation élevées. Cela se traduit par des dimensions plus petites, une efficacité supérieure et une réduction du coût du système. La redondance et la reconfigurabilité sont souhaitables dans les applications critiques pour la sécurité telles que les systèmes automobiles et aérospatiaux. Ces derniers fonctionnent dans des conditions difficiles nécessitant un niveau élevé de flexibilité et une grande fiabilité. Ce mémoire présente un circuit de pilotage de grille pour un tel système d'alimentation reconfigurable. Destiné à être au coeur d'un système d'alimentation haute tension (HT) programmable et flexible, le pilote de grille présenté dans ce travail est capable de commander une large gamme de dispositifs GaN de différentes tailles. Cela est accompli en ayant un mécanisme configurable de vitesse de mis-à-on et mis-à-off. Cette fonctionnalité élimine le besoin de résistances de grille discrètes. Elle permet donc des conceptions de circuits plus denses, telles que l'intégration de système dans un boîtier (SiP-system-in-package). Dans un tel système les pilotes de grille, les dispositifs GaN et d'autres circuits intégrés de commande sont placés sur le même interposeur. La vitesse configurable de mis-à-on et de mis-à-off reconfigurable permet également de réduire les interférences électromagnétiques (EMI). Cela est important dans les applications critiques pour la sécurité. Une structure uniforme d'unités de commutation en demi-pont est proposée. Cette dernière permet une reconfigurabilité du fonctionnement du système avec une variété de topologies possibles à l'aide d'un grand nombre de cellules de commutation. Le pilote de grille exige un circuit de décalage de niveau de 200 V intégré. Ce circuit utilise une technique d'annulation de bruit en mode commun, ayant fait l'objet d'une étude approfondie. En utilisant cette technique dans une technologie HT SOI (silicium sur isolant), une immunité à une variation de bruit (CMTI) de 80 V/ns est obtenue. Le pilote de grille a un temps mort configurable allant de 5 ns à 60 ns. Ce temps mort configurable minimise les pertes dues à la conduction par mécanisme de «diode de corps» des transistors GaN pendant la période de conduction en roue libre pour différents profils de charge. Toutes les configurations sont programmées à travers un registre à décalage. Le circuit de pilotage de grille a été fabriqué avec le procédé SOI de 200-V 0,18-μm (XFAB XT018). Les résultats expérimentaux montrent que la puce peut piloter les transistors GaN ciblés de la plus petite à la plus grande taille aux vitesses de mis-à-on et mis-à-off souhaitée...

show abstract

“…For GaN-based circuits where power-circuit transients are measured in units of nanoseconds, a key specification of these drivers is the rate at which waypoints are processed and output. Most drivers are capable of providing only two [6], [7] or three [8], [9] waypoints during a 10 ns transient. A sub-GHz waypoint rate results in limited waveform shaping capability, but rates greater than 1 GHz are beyond achievable clock speeds in high-voltage CMOS silicon processes that are typically used for gate drivers.…”

Section: Introductionmentioning

confidence: 99%

Full Custom Design of an Arbitrary Waveform Gate Driver With 10-GHz Waypoint Rates for GaN FETs

Liu

Dymond

Hollis

et al. 2021

IEEE Trans. Power Electron.

View full text Add to dashboard Cite

16.8 A 3-to-40V 10-to-30MHz automotive-use GaN driver with active BST balancing and VSW dual-edge dead-time modulation achieving 8.3% efficiency improvement and 3.4ns constant propagation delay

Cited by 54 publications

References 3 publications

A New Design Technique for Sub-Nanosecond Delay and 200 V/ns Power Supply Slew-Tolerant Floating Voltage Level Shifters for GaN SMPS

A New Design Technique for Sub-Nanosecond Delay and 200 V/ns Power Supply Slew-Tolerant Floating Voltage Level Shifters for GaN SMPS

A High Voltage Multi-Purpose On-the-fly Reconfigurable Half-Bridge Gate Driver for GaN HEMTs in 0.18-μm HV SOI CMOS Technology

Full Custom Design of an Arbitrary Waveform Gate Driver With 10-GHz Waypoint Rates for GaN FETs

Contact Info

Product

Resources

About