Transient fault tolerance in digital systems

Sosnowski, J.

doi:10.1109/40.259897

Cited by 71 publications

(32 citation statements)

References 29 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…We assume a combination of hardware-based (e.g., watchdogs, signature checking) and software-based error detection methods, systematically applicable without any knowledge of the application (i.e., no reasonableness and range checks) [20]. The error detection overhead is considered as part of the process worst-case execution time.…”

Section: System Modelmentioning

confidence: 99%

Mapping of Fault-Tolerant Applications with Transparency on Distributed Embedded Systems*

Izosimov

Pop

Eles

et al. 2006

9th EUROMICRO Conference on Digital System Design (DSD'06)

View full text Add to dashboard Cite

show abstract

Section: System Modelmentioning

confidence: 99%

Mapping of Fault-Tolerant Applications with Transparency on Distributed Embedded Systems*

Izosimov

Pop

Eles

et al. 2006

9th EUROMICRO Conference on Digital System Design (DSD'06)

View full text Add to dashboard Cite

show abstract

“…With the continuous shrinking of transistor sizes, modern devices are becoming more susceptible to faults [21,9]. Such faults can be roughly categorized as permanent or transient ones.…”

Section: Introductionmentioning

confidence: 99%

Analysis and optimization of fault-tolerant task scheduling on multiprocessor embedded systems

Huang

Blech

Raabe

et al. 2011

Proceedings of the Seventh IEEE/ACM/IFIP International Conference on Hardware/Software Codesign and System Synthesis

View full text Add to dashboard Cite

Reliability is a major requirement for most safety-related systems. To meet this requirement, fault-tolerant techniques such as hardware replication and software re-execution are often utilized. In this paper, we tackle the problem of analysis and optimization of fault-tolerant task scheduling for multiprocessor embedded systems. A set of existing faultand process-models are adopted and a Binary Tree Analysis (BTA) is proposed to compute the system-level reliability in the presence of software/hardware redundancy. The BTA is integrated into a multi-objective evolutionary algorithm via a two-step encoding to perform reliability-aware design optimization. The optimization results contain the mapping of tasks to processing elements, the exact task and message schedule and the fault-tolerance policy assignment. Based on the observation that permanent faults need to be considered together with transient faults to achieve optimal system design, we propose a virtual mapping technique to take both types of faults into account. To the best of our knowledge, this is the first approach in fault-tolerant task scheduling that considers permanent and transient faults in a unified manner. The effectiveness of our approach is illustrated using several case studies.

show abstract

“…As demonstrated in [160] there are important benefits for the Mission Time Degradation and Mean Time To Failure (MTTF) Degradation associated to correctly discriminating transient from permanent faults. It is clear that no equal treatment has to be given to both of them.…”

Section: B23 Fault Diagnosismentioning

confidence: 99%

New Fault Detection, Mitigation and Injection Strategies for Current and Forthcoming Challenges of HW Embedded Designs

García¹

View full text Add to dashboard Cite

"The problem with the world is that the intelligent people are full of doubts, while the stupid ones are full of confidence." Charles Bukowski AgraïmentsVolguera començar agraïnt totes aquelles persones que han fet possible que esta tesi esdevinguera realitat. A totes aquelles persones i que m'han acompanyat durant tot este temps, amb el seu suport tècnic, lingüístic, físic, econòmic o psicològic. Primerament, agrair els meus directors els doctors David de Andrés i Juan CarlosRuiz per la seua dedicació, suport i ànim durant estos anys. Heu sigut de gran ajuda. També al professor Pedro Gil per confiar en mi i donar-me el recolzament econòmic i científic per portar a terme el projecte.Així mateix, també volguera tenir unes paraules per als meus companys del grup de Sistemes Tolerants a Fallades (STF) i en especial als del laboratori: el ja doctor Jesus Friginal, Miquel Martinez, Héctor Marco, Javier Cancio i Antonio Bustos. Haveu sigut els millors, i junts hem passat molt bons moments. També agrair els companys de l'estada a Edinburgh Félix Casado i Ali Ebrahim, i molt especialment als del Barcelona Supercomputing Center Carles, Jaume, Mikel, Javi, Maria, David, Roberto, Milos, Mladen, Suzanna, Quixiao, Leonidas i la resta del grup CAOS per fer-me sentir com a casa.Per descomptat que no només he rebut suport dels companys de recerca. Per això he d'esmentar la meua estimada Sara, per donar-me tot el suport i l'estima possibles i impossibles, i els meus pares i germans, perquè sempre han estat fentme costat i m'han animat a seguir estudiant per comprendre millor el món que ens envolta.Finalment a les persones de la Universitat en general, i del món científic en particular, a la vocació dels quals devem que el sistema continue funcionant.Jaume.v SumariLa rellevància que l'electrònica adquireix en la seguretat dels productes ha crescut inexorablement, puix cada volta més aquesta abasta una major influència en la funcionalitat dels mateixos. Però, per descomptat, aquest fet ve acompanyat d'un constant necessitat de majors prestacions per acomplir els requeriments funcionals, mentre es mantenen els costos i consums en uns nivells reduïts. Donat aquest escenari, la indústria està fent esforços per proveir una tecnologia que complisca amb totes les especificacions de potència, consum i preu, tot a costa d'un increment en la vulnerabilitat a diversos tipus de fallades conegudes, i a la introducció de nous tipus.Per oferir una solució a les noves i creixents fallades als sistemes, els dissenyadors han recorregut a tècniques tradicionalment associades a sistemes crítics per a la seguretat, que en general oferixen resultats sub-òptims. De fet, les arquitectures empotrades modernes oferixen la possibilitat d'optimitzar les propietats de confiabilitat en habilitar la interacció dels nivells de hardware, firmware i software en el procés. Tot i això eixe punt no està resolt encara. Es necessiten avanços a tots els nivells en l'esmentada direcció per poder assolir els objectius d'una tolerància a fallades flexible, robusta, resili...

show abstract

Transient fault tolerance in digital systems

Cited by 71 publications

References 29 publications

Mapping of Fault-Tolerant Applications with Transparency on Distributed Embedded Systems*

Mapping of Fault-Tolerant Applications with Transparency on Distributed Embedded Systems*

Analysis and optimization of fault-tolerant task scheduling on multiprocessor embedded systems

New Fault Detection, Mitigation and Injection Strategies for Current and Forthcoming Challenges of HW Embedded Designs

Contact Info

Product

Resources

About