TID in Flash-Based FPGA: Power Supply-Current Rise and Logic Function Mapping Effects in Propagation-Delay Degradation

Kastensmidt, Fernanda Lima; Fonseca, E. C. P.; Vaz, Rafael Galhardo; Gonçalez, Odair Lélis; Chipana, Raul; Wirth, Gilson

doi:10.1109/tns.2011.2128881

Cited by 24 publications

(4 citation statements)

References 9 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…Since every logic circuit works at a specific frequency, if the propagation delay changes while under radiation, the design could fail even before the device breakdown. As experimented in [20], the propagation delay degradation reached values of up to 1100% before the device failed. This kind of event, is the main source of failure related to TID for an user design.…”

Section: Propagation Delay Monitoringmentioning

confidence: 76%

FPGA Qualification and Failure Rate Estimation Methodology for LHC Environments Using Benchmarks Test Circuits

Scialdone

Ferraro

Alía

et al. 2022

IEEE Trans. Nucl. Sci.

View full text Add to dashboard Cite

When studying the behavior of a Field Programmable Gate Array (FPGA) under radiation, the most commonly used methodology consists in evaluating the SEE crosssection of its elements individually. However, this method does not allow the estimation of the device failure rate when using a custom design. An alternative approach based on benchmark circuits is presented in this article. It allows standardized application-level testing, which makes the comparison between different FPGAs easier. Moreover, it allows the evaluation of the FPGA failure rate independently from the application that will be implemented. The employed benchmark circuit belongs to the ITC'99 benchmark suite developed at Politecnico di Torino. Using the proposed methodology, the response of four FPGAs, the NG-Medium, the ProASIC3, the SmartFusion2 and the PolarFire, was evaluated under high-energy protons. Radiation tests with thermal neutrons were also conducted on the PolarFire to assess its potential sensitivity to them. Moreover, its performances in terms of TID effects have been evaluated by measuring the degradation of the propagation delay during irradiation.

show abstract

Section: Propagation Delay Monitoringmentioning

confidence: 76%

FPGA Qualification and Failure Rate Estimation Methodology for LHC Environments Using Benchmarks Test Circuits

Scialdone

Ferraro

Alía

et al. 2022

IEEE Trans. Nucl. Sci.

View full text Add to dashboard Cite

show abstract

“…Although the configuration memory on the ProASIC3e is susceptible to TID, a dose of up to 30 krad seems not to affect the FPGA implemented circuit [26]. The use of SRAMbased FPGA, at the present stage, have not been considered, mainly because the configuration memory is highly sensitive to SEEs.…”

Section: Fig 5 Checkpoint Recovery Technique Scenariomentioning

confidence: 99%

Fault Tolerant Soft-Core Processor Architecture Based on Temporal Redundancy

et al. 2019

View full text Add to dashboard Cite

Embedded soft-core processors are becoming the usual solution to deal with network and data communications inside FPGAs. However, when developing space-based applications, the designer must consider the effects of ionizing radiation such as Total Ionizing Dose (TID) and Single-Event Effect (SEE). The majority of techniques for mitigation of Single-Event Upsets (SEUs) on FPGAs are based on hardware spatial-redundancy. This work presents a fault-tolerance technique, based on the concept of temporal redundancy, with checkpoints and recovery for soft-core processors. The proposed modified architecture is aimed at embedded systems for space applications based on FPGAs. Our experimental results show that the Checkpoint Recovery technique is a valid alternative to traditional spatial-redundancy, especially when considering limited logic area and power budget present on a satellite. The results present levels of reliability comparable to those of the more conventional fault-tolerance techniques. Additionally, the proposed approach does not require modifications of the software source code or compiler.

show abstract

“…For instance, there are several implementations of delay lines based on the embedded fast carry chain units in FPGAs, offering fine-grain resolution between the consecutive stages [44,40,92,163]. There are other implementations where the delay lines are based only on the chain of multiple logic gates, omitting the intermediate registers, however, usually requiring access to the I/O blocks of the FPGA for input stimuli and capture of output signal for the measurement of delay [63,130].…”

Section: Logic Delay Linesmentioning

confidence: 99%

“…From a different aspect, they have also been used as sensors for temperature monitoring [22,27]. Another popular usage of delay lines is the assessment of TID effects [63,131,11,130,164]. An appealing application which differentiates them from ring oscillators, is the indirect monitoring of the functional integrity of a design running on the FPGA.…”

Section: Logic Delay Linesmentioning

confidence: 99%

Design methodologies, frameworks and implementations on reconfigurable devices for timing and energy optimizations

Μαραγκός¹

View full text Add to dashboard Cite

Η κατασκευή ολοένα και πιο ανεπτυγμένων τσιπ πλέον καθίσταται εξαιρετικά δύσκολη και οικονομικά ασύμφορη καθώς το μέγεθος των τρανζίστορ πλησιάζει την ατομική κλίμακα. Σημαντικά ζητήματα αξιοπιστίας όπως είναι η μεταβλητότητα υλικού, η πτώση τάσης και αύξηση της θερμοκρασίας γίνονται όλο και πιο έντονα στις νεότερες τεχνολογίες ολοκλήρωσης. Προκειμένου να ανταπεξέλθουν με τα προαναφερθέντα ζητήματα και να παρέχουν αποδεκτές λύσεις, οι κατασκευαστές επιβάλλουν καθολικά και πολύ συντηρητικά όρια ασφαλείας στην λειτουργία όλων των κατασκευασμένων τσιπ. Ωστόσο, αυτή η πεσιμιστική στρατηγική δεν εκμεταλλεύεται τις πραγματικές δυνατότητες απόδοσης των μεμονωμένων τσιπ και δεν προσαρμόζεται στις συνθήκες λειτουργίας (π.χ., πτώση τάσης) που εξαρτώνται σε μεγάλο βαθμό από τα μεμονωμένα χαρακτηριστικά μιας εφαρμογής. Συνεπώς, υπάρχει σημαντική απώλεια απόδοσης τόσο σε όρους ταχύτητας όσο και σε κατανάλωσης ισχύος. Στην παρούσα ερευνητική εργασία, επικεντρωνόμαστε συγκεκριμένα σε επαναπρογραμματιζόμενης λογικής τσιπ (FPGA) και αποσκοπούμε στην παροχή λύσεων που προσαρμόζονται τόσο στην ποιότητα πυριτίου του υποκείμενου τσιπ, όσο και στις ιδιαιτερότητες της εκάστοτε εφαρμογής που εκτελείται πάνω σε αυτό. Προτείνουμε μια μεθοδολογία για τον χαρακτηρισμό των πραγματικών δυνατοτήτων απόδοσης των σημερινών εμπορικών FPGA τσιπ που υπόκεινται σε μεταβολές υλικού. Η μεθοδολογία αυτή βασίζεται στη δημιουργία χαρτών μεταβλητότητας υλικού για την αξιολόγηση της μεταβολής της απόδοσης σε όλο το εύρος της αρχιτεκτονικής του FPGA. Αξιοποιώντας τους παραγόμενους χάρτες μεταβλητότητας υλικού και τα δυνητικά κέρδη που προκύπτουν από την εκμετάλλευση των συντηρητικών ορίων ασφαλείας λειτουργίας των τσιπ, αναπτύξαμε ένα πλαίσιο για την ενίσχυση της απόδοσης των FPGAs. Το συγκεκριμένο πλαίσιο βασίζεται σε χάρτες μεταβλητότητας υλικού και τεχνικές κλιμάκωσης της συχνότητας και τάσης λειτουργίας. Το πρώτο εξυπηρετεί το σκοπό της αποτύπωσης μιας δοθείσας εφαρμογής στο πιο αποδοτικό τσιπ και στην πιο αποδοτική περιοχή αυτού. Το δεύτερο χρησιμοποιείται για τη βαθμονόμηση της λειτουργίας του FPGA στο βέλτιστο σημείο σύμφωνα με τις προδιαγραφές που τίθενται από τον χρήστη. Χρησιμοποιώντας την πειραματική μας υποδομή και ένα σύνολο FPGAs 28nm και ρεαλιστικών εφαρμογών, επιδεικνύουμε λύσεις οι οποίες μπορούν μέχρι να διπλασιάζουν την μέγιστη απόδοση που επικαρπώνεται ο χρήστης, συγκριτικά με την ονομαστική λειτουργία του τσιπ όπως παρέχεται από τα σημερινά βιομηχανικά εργαλεία σχεδιασμού. Επιπλέον, εκτός από το παραπάνω πλαίσιο, προτείνουμε μια εναλλακτική μέθοδο που στοχεύει στη βελτίωση της ενεργειακής απόδοσης των σημερινών εμπορικών FPGAs παρέχοντας υψηλή αυτάρκεια. Η προτεινόμενη μέθοδος βασίζεται σε ένα αξιόπιστο σύστημα παρακολούθησης και ρύθμισης της τάσης λειτουργίας λαμβάνοντας υπόψιν όλα τα φαινόμενα μεταβλητότητας του υλικού, τάσης και θερμοκρασίας κατά την διάρκεια λειτουργίας του FPGA. Ένα από τα κύρια χαρακτηριστικά αυτής της μεθόδου είναι ότι μπορεί να ενσωματωθεί ως έτοιμο προς χρήση IP σε οποιαδήποτε σχεδίαση του χρήστη. Βασιζόμενοι σε πραγματικές εφαρμογές, τα πειραματικά μας αποτελέσματα επιδεικνύουν σημαντική εξοικονόμηση ενέργειας διατηρώντας παράλληλα την λειτουργική ακεραιότητα και την ονομαστική ταχύτητα επεξεργασίας του τσιπ.

show abstract

TID in Flash-Based FPGA: Power Supply-Current Rise and Logic Function Mapping Effects in Propagation-Delay Degradation

Cited by 24 publications

References 9 publications

FPGA Qualification and Failure Rate Estimation Methodology for LHC Environments Using Benchmarks Test Circuits

FPGA Qualification and Failure Rate Estimation Methodology for LHC Environments Using Benchmarks Test Circuits

Fault Tolerant Soft-Core Processor Architecture Based on Temporal Redundancy

Design methodologies, frameworks and implementations on reconfigurable devices for timing and energy optimizations

Contact Info

Product

Resources

About