2008
DOI: 10.1109/pesc.2008.4592632
|View full text |Cite
|
Sign up to set email alerts
|

Power losses analysis and cooling system design of three topologies of multilevel inverters

Help me understand this report

Search citation statements

Order By: Relevance

Paper Sections

Select...
2
2
1

Citation Types

0
5
0
2

Year Published

2010
2010
2020
2020

Publication Types

Select...
5
3

Relationship

0
8

Authors

Journals

citations
Cited by 10 publications
(7 citation statements)
references
References 7 publications
0
5
0
2
Order By: Relevance
“…Estas equações descrevem a relação entre as variáveis de estado de cada braço do conversor (C A , C B e C C ) e as três tensões fase-neutro de saída (V AN , V BN e V CN ), onde os índices A, B e C denotam as fases do conversor. onde C A = S 1A + S 2A -S 7A -S 8A (16) C B = S 1B + S 2B -S 7B -S 8B (17) C C = S 1C + S 2C -S 7C -S 8C (18) As variáveis de estado de cada fase do conversor (C A , C B e C C ) são determinadas pelo estado lógico ('1' ou '0') das 12 chaves controladas pelo DSP, de acordo com as equações (16), (17) Na implementação em DSP 28335 (ponto flutuante) operando a 150MHz, cada ciclo do algoritmo do método SSVM (amostragem, cálculo do vetor de referência modificado, determinação do vetor espacial a ser usado, decodificação dos estados dos ramos do inversor e aplicação dos 12 sinais de comando nas saídas) consumiu 28 µs.…”
Section: Resultados Experimentaisunclassified
See 1 more Smart Citation
“…Estas equações descrevem a relação entre as variáveis de estado de cada braço do conversor (C A , C B e C C ) e as três tensões fase-neutro de saída (V AN , V BN e V CN ), onde os índices A, B e C denotam as fases do conversor. onde C A = S 1A + S 2A -S 7A -S 8A (16) C B = S 1B + S 2B -S 7B -S 8B (17) C C = S 1C + S 2C -S 7C -S 8C (18) As variáveis de estado de cada fase do conversor (C A , C B e C C ) são determinadas pelo estado lógico ('1' ou '0') das 12 chaves controladas pelo DSP, de acordo com as equações (16), (17) Na implementação em DSP 28335 (ponto flutuante) operando a 150MHz, cada ciclo do algoritmo do método SSVM (amostragem, cálculo do vetor de referência modificado, determinação do vetor espacial a ser usado, decodificação dos estados dos ramos do inversor e aplicação dos 12 sinais de comando nas saídas) consumiu 28 µs.…”
Section: Resultados Experimentaisunclassified
“…A diminuição destas perdas através da redução da frequência de chaveamento das mesmas tem como efeito negativo o aumento da Distorção Harmônica Total (THD) da tensão de saída. Têm-se então um compromisso entre estas duas figuras de mérito, perdas por comutação [17], [18] e THD da tensão de saída [19], [20]. Obter a redução simultânea destas duas figuras de mérito ou a redução de uma sem o aumento da outra se constitui em um problema de difícil solução.…”
Section: Introductionunclassified
“…Each leg has four IGBTs, labeled 1 , 2 , 3 , and 4 (where represents one phase of , , and phases and each IGBT has one antiparallel diode, labeled 1 , 2 , 3 , and 4 , resp.) and two clamping diodes, labeled 5 and 6 [11,21].…”
Section: General Optimized Power-loss Algorithm Based On Npc3l Invertermentioning
confidence: 99%
“…The total heat capacity of the maternal model can be written as [20,21] th-total = th1 + th2 + th3 + th4 .…”
Section: General Optimized Power-loss Algorithm Based On Npc3l Invertermentioning
confidence: 99%
“…In other words, neither voltage nor current are not up to the expected level which means harmonic contamination, additional power losses, and high frequency noise that can affect the controllers. All these reasons have generated many research works on PWM modulation [1][2][3][4]. Some traditional high-frequency pulse width modulation (PWM) inverters for automotive drives can have problems associated with their high rate of change of voltage (dv/dt), which produces a common mode voltage.…”
Section: Introductionmentioning
confidence: 99%