Design of high speed and low power 4-bit comparator using FGMOS

Gupta, Roshani; Gupta, Rockey; Sharma, Susheel

doi:10.1016/j.aeue.2017.04.004

Cited by 12 publications

(3 citation statements)

References 15 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…Table 7 gives details regarding the comparison on the basis of power consumption of this comparator with other pertinent associated studies. [32] 130 nm 1.0 V 130 nm 100 µW [33] 180 nm 1.1 V -180 nm 1300 µW [34] 180 nm --180 nm ∼ =750 µW [35] 65 nm 1.2 V -65 nm 2800 µW [36] 65 nm 1.2 V 65 nm 370 µW [37] 180 nm 0.7 V to 1.1 V 180 nm 420 µW GB-CMFD (Proposed-architecture) 90 nm 0.7 V 839 V/µs 90 nm 362 µW…”

Section: Discussionmentioning

confidence: 99%

“…A gain error of 0.6% is obtained after simulation of this circuit at 25 • C, which is relatively acceptable. A very high slew rate is achieved by this modified design that is 839 V/µs that will eventually lead to a very high speed of comparison and, thus, this comparator can be utilized in designing high-speed analog circuits, such as ADCs and DACs [30][31][32]. Table 4 summarizes the percentage variation of these parameters with temperature.…”

Section: = ( ) (µS) (µS)mentioning

confidence: 99%

See 1 more Smart Citation

An Improved CMOS Design of Op-Amp Comparator with Gain Boosting Technique for Data Converter Circuits

Khatak

Kumar

Dhull

2018

JLPEA

View full text Add to dashboard Cite

A modified architecture of a comparator to achieve high slew rate and boosted gain with an improvement in gain design error is introduced and investigated in this manuscript. It employs the conventional architecture of common-mode current feedback with the modified gain booster topology to increase gain, slew rate, and reduced gain error from the conventional structure. Observation from the simulation results concludes that the modified structure using 24 transistors shows power dissipation of 362.29 μW in 90 nm CMOS technology by deploying a supply voltage of 0.7 V, which is a 70% reduction as compared to the usual common mode feedback (CMFD) structure. The symmetric slew rate of 839.99 V/µs for both charging and discharging is obtained, which is 173% more than the standard CMFD structure. A reduction of 0.61% in gain error is achieved through this architecture. A SPICE simulation tool based on 90 nm CMOS technology is employed for executing the Monte Carlo simulations. A brief comparison with earlier CMFD structures shows improved performance parameters in terms of power consumption and slew rate with the reduction in gain error.

show abstract

Section: Discussionmentioning

confidence: 99%

Section: = ( ) (µS) (µS)mentioning

confidence: 99%

An Improved CMOS Design of Op-Amp Comparator with Gain Boosting Technique for Data Converter Circuits

Khatak

Kumar

Dhull

2018

JLPEA

View full text Add to dashboard Cite

show abstract

“…N girişli FGMOS eşdeğer devresi (N-input FGMOS equivalent circuit)[11] Bu şekilde yer alan 𝐶 𝐺𝐷 , 𝐶 𝐺𝑆 , 𝐶 𝐺𝐵 yüzen geçit ile sırasıyla akıtıcı, kaynak ve gövde arasındaki kapasitelerdir [12,13]. Tasarımlarda giriş kapasite değerleri çok yüksek seçilirse bu kapasiteler ihmal edilebilir ve parazitik kapasite olarak adlandırılır [11]. Ek olarak, bu parazitik kapasiteler akıtıcı akımını etkimezler.…”

unclassified

Düşük Gerilim Düşük Güçlü MOSFET Tasarım Yöntemlerinin İncelenmesi

Doğan Sekreter,

Uygur,

Alçı

2024

Journal of Polytechnic

View full text Add to dashboard Cite

ÖZ Düşük güçlü ve düşük gerilimli sistemler, taşınabilir elektronik cihazlardan otomotiv sektörüne kadar birçok alanda karşımıza çıkmaktadır. Bu nedenle bu konu üzerinde birçok çalışma yapılmaktadır. MOSFET’lerin, veriminin yüksek, anahtarlama hızının yüksek ve boyutlarının küçük olmasından dolayı analog devre tasarımında kullanılan bir yapıdır. Fakat düşük gerilim düşük güçlü sistemlerde eşik geriliminin oransal olarak düşük olmaması karşılaşılan problemlerden biridir. Eşik gerilimi probleminin üstesinden gelmek amacıyla geliştirilen yöntemler bu çalışmada kapsamlı bir literatür çalışması yapılarak incelenmektedir. Geliştirilen yöntemler detaylı olarak incelenmekte ve devre yapılarına sunduğu avantajlar ve dezavantajlar hakkında bilgiler de verilmektedir.

show abstract