This modulator, a cascade hybrid proposal, takes advantage of both Continuous Time (CT) and Discrete Time (DT) approaches. In order to define a set of specifications Processing Basic-Blocks (PBBs) are firstly analyzed with the help of SIMSIDES. After that transistor-based simulations are carried out not only to verify fulfil specifications, but also to analyse the effect of non-idealities on the modulator performance. The expected response of the modulator is obtained by defining a set of experiments based on analytical models, which allow us to translate all design considerations into a set of values such that the design at transistor level be established according to the desired performance of the proposed architecture. This design strategy perhaps is not the most accurate but it allows us to get a general understanding of the system under design, and also a comprehension at the highest level of abstraction. The system under study is a cascade 4 th order hybrid Sigma-Delta (ΣΔ) modulator, from which the second stage is a 2 nd order Low-Pass (LP) DT ΣΔ modulator. The ideal performance of the DT modulator is used to show how non-idealities must be taken into account, and also how to translate design considerations into a set of physical values not only to design PBBs at transistor level, but also to minimize the non-idealities effects up to acceptable values.Resumen-El diseño del modulador híbrido toma ventaja de las aproximaciones en tiempo discreto y tiempo continuo, y es un diseño en cascada. En esta contribución, primeramente las características de desempeño de los bloques básicos de procesamiento se obtienen con ayuda de SIMSIDES. Luego, la simulación a nivel transistor se realiza no solo para verificar el cumplimiento de especificaciones, sino para analizar el efecto de las no-idealidades en el desempeño del modulador. Para ello, se define un diseño de experimentos en el que el desempeño esperado del modulador permita traducir las características específicas en un conjunto de valores que permitan su síntesis a nivel transistor, y en consecuencia que el modulador responda a las especificaciones impuestas. Esta estrategia de diseño quizá no sea la más exacta, pero sí permite una comprensión general a nivel sistema desde el nivel más alto de abstracción. El sistema bajo estudio es un modulador híbrido Pasa-Bajas en cascada, Sigma-Delta (ΣΔ) de 4o orden, siendo el back-end una implementación en tiempo discreto. En este artículo, el desempeño ideal del modulador, en tiempo discreto, es usado como vehículo para mostrar cómo, el análisis de no idealidades, no solo se traduce en consideraciones de diseño en todos aquellos bloques básicos de procesamiento −desarrollados a nivel transistor− sino también cómo ese análisis permite llevar el efecto de las no idealidades a valores aceptables.
