vi vii
AgradecimentosAo Criador, fonte de inspiração e conforto para a humanidade.Aos meus pais, Márcia e Márcio, pelo apoio incondicional, pela compreensão, pelo carinho, por possibilitarem a concretização de meus sonhos.À minha irmã, Érica, e meus irmãos, Fabio e Mauro, pelo companheirismo nos bons e maus momentos, pela constante troca de experiências, pela amizade.Ao meu orientador, prof. Jorge Luiz e Silva, pelo apoio, dedicação, sobretudo pela paciência com que me conduziu durante todo o tempo, pela confiança e amizade sem as quais não seria possível a conclusão deste trabalho.Aos professores Ney Laert Vilar Calazans e Marcio Merino Fernandes pelas críticas à monografia do exame de qualificação do mestrado, que facilitou a correção de algumas falhas em meu trabalho.Aos amigos, colegas e professores da Universidade de São Paulo, em São Carlos, e da Universidade Federal do ABC, pelo companheirismo e pelos bons momentos de convivência, tanto fora quanto dentro da universidade.Às funcionarias da Seção de Pós-Graduação do ICMC-USP, Ana Paula, Laura, Lívia, e Beth, recentemente aposentada, pela atenção e boa vontade ao atender os alunos e pelos excelentes serviços prestados à comunidade acadêmica.
AbstractIn recent years, reconfigurable computing has become increasingly more advanced, especially in hardware that uses Field-Programmable Gate Arrays. However, the increase of performance in FPGAs accumulated the gap between design capacity and technology for the development of the design. Imperative high-level programming languages such as C are more appropriate for the development of complex algorithms than hardware description languages (HDL). For this reason, many ANSI C-like programming tools for the development of hardware came to existence. The ChipCflow project, of which this project is part, is one of these tools. The execution of algorithms through this tool will be completely directed by data flow, according to the dynamic model found on Dataflow Architectures, taking advantage of its natural high levels of parallelism and the characteristics of the partially reconfigurable hardware. In this project, the objective is a proof of concept for the creation of instances, in the form of operators, of a