Мінімізація Логічної Схеми Для Реалізації Pseudo Lru Шляхом Міжтипового Переходу У Тригерних Структурах

Abstract

The principle of program control means that the processor core turns to the main memory of the computer for operands or instructions. According to architectural features, operands are stored in data segments, and instructions are stored in code segments of the main memory. The operating system uses both page memory organization and segment memory organization. The page memory organization is always mapped to the segment organization. Due to the cached packet cycles of the processor core, copies of the main memory pages are stored in the internal associative cache memory. The associative cache memory consists of three units: a data unit, a tag unit, and an LRU unit. The data unit stores operands or instructions, the tag unit contains fragments of address information, and the LRU unit contains the logic of policy for replacement of string. The missing event attracts LRU logic to decide for substitution of reliable string in the data unit of associative cache memory. The pseudo-LRU algorithm is a simple and better substitution policy among known substitution policies. Two options for the minimization of the hardware for replacement policy by the pseudo-LRU algorithm in q - directed associative cache memory is implemented. The transition from the trigger structure of the synchronous D-trigger to the trigger structure of the synchronous JK-trigger is carried out reasonably in both options. The first option of minimization is based on the sequence for updating of the by the algorithm pseudo LRU, which allows deleting of the combinational logic for updating bits of LRU unit. The second option of minimization is based on the sequence for changing of the q - index of direction, as the consequence for updating the bits of LRU unit by the algorithm pseudo LRU. It allows additionally reducing the number of memory elements. Both options of the minimization allow improving such characteristics as productivity and reliability of the LRU unit.

Автоматна Модель, Синтез Пристрою Та Адаптивного Алгоритму Заміщення Для Кеш-Пам’яті

“…Публікації [1,2] на детальному рівні містять досліджені апаратні реалізації алгоритмів PLRU та MFU з наведенням оцінок таких характеристик, як продуктивність, складність реалізації та надійність. Публікації [3,4] на структурному рівні містять різноманітні апаратні реалізації алгоритму заміщення LRU та MRU.…”

“…За подібністю їх апаратних рішень вони є сумісними. Апаратні рішення алгоритмів заміщення, які позначені * , наведені у публікаціях [1,2]. З наведених у таблиці 1 характеристик видно, що апаратні рішення алгоритмів заміщення, які позначені * , мають значну меншу кількість вентилів на множину кеш-пам'яті, а значить більшу швидкодію і надійність відповідно.…”