Uso de um Ambiente Codesign para a Implementação de Redes Neurais

Molz, Rolf Fredi; Engel, Paulo Martins; Moraes, Fernando

doi:10.21528/cbrn1999-006

Cited by 2 publications

(4 citation statements)

References 12 publications

(11 reference statements)

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Finalizado o aprendizado e de posse dos pesos sinápticos e bias corrigidos, passou-se para a descrição da rede neural em uma linguagem de descrição de hardware (HDL) [8].…”

Section: Estrutura Do Multilayer Perceptron (Mlp)unclassified

“…Em se tratando de redes neurais artificiais e o seu desenvolvimento em hardware, deve-se dar uma atenção especial à notação numérica utilizada para os valores de entrada e saída dos neurônios, assim como também para os valores dos pesos sinápticos e bias. Para este trabalho foi adotada a notação em ponto fixo por duas razões: a primeira está relacionada à falta de suporte aos valores não inteiros pelas ferramentas de síntese, e a segunda, ao aumento no núme-ro de Configuration Logical Blocks (CLB) empregados, caso utilizasse a notação em ponto flutuante [2,8].…”

Section: Introductionunclassified

See 1 more Smart Citation

Implementação De Uma Rede Neural Artificial Em Fpga: Aplicação Da MLP Como Arquitetura Modular

Silva¹,

Neto²,

Oliveira³

et al. 2016

Anais Do 9. Congresso Brasileiro De Redes Neurais

View full text Add to dashboard Cite

    This work present an implementation of artificial neural networks on hardware, using a FPGA programmable device. For such application, it was decided to use two development approaches, one in software, that uses MATLAB ® for training and validation of the network, and another one on hardware able to deal with the synaptic weights and bias by the means of fixed point arithmetics using VHDL. The hardware architecture of the neural network developed for this work has two inputs, two hidden neurones and a neurone in the output, each of them showing as a result of the activation function a value refereed on a lookup table. Keywords     FPGA, Hardware, VHDL, Neural Network, Arithmetic Fixed Point. Resumo     O presente trabalho apresenta uma implementação de redes neurais artificiais em hardware por meio de um disposi-tivo programável do tipo FPGA. Para esta aplicação convencionou-se utilizar duas abordagens de desenvolvimento, uma em software que utiliza o MATLAB ® para treinamento e validação da rede e outra em hardware, capaz de lidar com os pesos sináp-ticos e bias por meio da aritmética de ponto fixo utilizando VHDL. A arquitetura em hardware da rede neural desenvolvida para este trabalho possui duas entradas, dois neurônios ocultos e um neurônio na saída, com cada neurônio apresentando como resul-tado da função de ativação um valor referenciado em uma lookup table. Palavras-chave     FPGA, Hardware, VHDL, Redes Neurais Artificiais, Aritmética Ponto Fixo. 1 Introdução Por constituírem uma das ramificações da Inteligên-cia Artificial (IA), cada vez mais as Redes Neurais Artificiais estão sendo utilizadas nos mais variados campos de pesquisa, que necessitam de um algoritmo para solucionar problemas de reconhecimento de padrões, classificação e aproximação de funções. O desenvolvimento de uma rede neural pode ser realizado tanto em software quanto em hardware, havendo vantagens e desvantagens entre ambos. Para o desenvolvimento em software, as vantagens recaem sobre a facilidade e o tempo gasto para execução da rede, já as desvantagens estão relacionadas à lentidão dos dados, por serem processados sequencialmente. Para a implementação em hardware, as vantagens estão relacionadas ao paralelismo intrínseco das re-des neurais, enquanto que as desvantagens ficam a cargo de se alcançar um equilíbrio razoável na preci-são de bits. Dentre as características inerentes das redes neurais, duas chamam a atenção para o desen-volvimento em hardware, são elas: não-linearidade, por permitir a resolução de problemas que não sejam linearmente separáveis; processamento paralelo, que é a capacidade de receber múltiplas informações e testá-las ao mesmo tempo [1,6,10]. Atualmente, verificou-se um aumento no uso do Field Programmable Gate Array (FPGA) como pla-taforma para implementar as Redes Neurais Artifici-ais (RNA) em dispositivos dedicados, explorando o alto poder de processamento, o baixo custo e a facili-dade de programação. Outra característica apresenta-da pela maioria dos FPGA é possuir blocos de me-mória R...

show abstract

“…Finalizado o aprendizado e de posse dos pesos sinápticos e bias corrigidos, passou-se para a descrição da rede neural em uma linguagem de descrição de hardware (HDL) [8].…”

Section: Estrutura Do Multilayer Perceptron (Mlp)unclassified

Section: Introductionunclassified

Implementação De Uma Rede Neural Artificial Em Fpga: Aplicação Da MLP Como Arquitetura Modular

Silva¹,

Neto²,

Oliveira³

et al. 2016

Anais Do 9. Congresso Brasileiro De Redes Neurais

View full text Add to dashboard Cite

show abstract

“…Todo processo de treinamento e aprendizado adotado pela rede neural foi realizado off-line, a partir do MATLAB ® . Finalizado o aprendizado e de posse dos pesos sinápticos e bias corrigidos, passou-se para a descrição da rede neural em uma linguagem de descrição de hardware (HDL) [8].…”

Section: Estrutura Do Multilayer Perceptron (Mlp)unclassified

“…Em se tratando de redes neurais artificiais e o seu desenvolvimento em hardware, deve-se dar uma atenção especial à notação numérica utilizada para os valores de entrada e saída dos neurônios, assim como também para os valores dos pesos sinápticos e bias. Para este trabalho foi adotada a notação em ponto fixo por duas razões: a primeira está relacionada à falta de suporte aos valores não inteiros pelas ferramentas de síntese, e a segunda, ao aumento no número de Configuration Logical Blocks (CLB) empregados, caso utilizasse a notação em ponto flutuante [2,8].…”

Section: Introductionunclassified