SystemC-Based Power Evaluation with PowerSC

Klein, Felipe; Azevedo, Rodolfo; Santos, Luiz C. V. dos; Araújo, Guido

doi:10.1007/978-1-4020-9940-3_8

Cited by 5 publications

(2 citation statements)

References 2 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…There has been some research on extending SystemC or providing new libraries for power aware simulation. PowerSC [2] is a library proposed for power aware simulation of SystemC-based TLMs; it can gather switching activity information during the simulation. TLM Power 3.0 [3] counts bit level activities in a TLM model.…”

Section: Related Workmentioning

confidence: 99%

Powermonitor: a versatile API for automated power-aware ESL design

Samei

Dömer

2014

Proceedings of the 2014 Forum on Specification and Design Languages (FDL)

View full text Add to dashboard Cite

Abstract-System Level Description Languages (SLDL) emerged a decade ago for high-level System-on-Chip (SoC) design and efficient design space exploration. Initially performance and area constraints were the major concerns. Nowadays the shrinking of transistor size has brought power and temperature to top of the list of designer concerns. Although SLDLs are welldefined for functional and timing modeling, the dimension for power-and temperature-aware modeling is missing and needs to be added manually by the user in an ad-hoc fashion. In this paper we introduce; PowerMonitor as an Application Programming Interface (API) capable of (a) power annotation in the executable model, (b) power-aware simulation, and (c) monitoring and graphically representing power dissipation at the system level with flexible granularity and compositions.

show abstract

Section: Related Workmentioning

confidence: 99%

Powermonitor: a versatile API for automated power-aware ESL design

Samei

Dömer

2014

Proceedings of the 2014 Forum on Specification and Design Languages (FDL)

View full text Add to dashboard Cite

show abstract

“…ArchC é uma ADL baseada em SystemC, uma linguagem de descrição de hardware. ArchC provê a especificação da linguagem [26,27] e ferramentas de desenvolvimento como simuladores do modelo comportamental [26,33], co-simuladores [31], montadores [32], interface com sistemas operacionais [29], suporte à diferentes hierarquias de memória [28] e ferramentas de análise de consumo de potência [30]. Além disso, outros trabalhos [35,36] reportam o uso da linguagem para o desenvolvimento de processadores.…”

Section: Introdução à Archcunclassified

Síntese de linguagens de descrição de arquitetura

Goto¹,

Azevedo²

View full text Add to dashboard Cite

Desde sua popularização, processadores dobraram de capacidade e desempenho à cada dois anos. No entanto, paralelamente, essa tendência foi apenas sustentada pelo crescimento da sofistificação das implementações utilizadas. Atualmente, apesar de eficientes, processadores são complexos e difíceis de projetar. Para gerenciar esse problema, foram criadas linguagens chamadas ADLs que simplificam a especificação e simulação em níveis mais abstratos, enquanto HDLs ainda são utilizadas para a descrição RTL. Esse trabalho unifica o fluxo de especificação e simulação de processadores com o fluxo de implementação RTL a partir da mesma linguagem ADL. Para isso, escolhemos uma linguagem de descrição de arquitetura chamada ArchC. Sintetizamos com sucesso parte de processadores descritos em ArchC, como o PIC16F84, o I8051, o MIPS-I, o R3000 e uma JVM. Subconjuntos dos processadores foram prototipados em FPGA, com frequências de operação entre 80MHZ à 120MHZ projetados duas a três vezes mais rapidamente do que os desenvolvidos com HDLs. Mostramos que ArchC é sintetizável, completando o fluxo de projeto da linguagem até o nível RTL. Criamos as ferramentas necessárias e fornecemos modelos RTL dos processadores citados.

show abstract