Sigma delta ADC design using verilog-A

Mannozzi, F.; Tinfena, F.; Fanucci, Luca

doi:10.1109/mwscas.2003.1562217

Cited by 4 publications

(4 citation statements)

References 4 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Η μελέτη του [48] υλοποίησε ένα Verilog-A μοντέλο sigma-delta διαμορφωτή, ιδανικό για band-pass sigma-delta μετατροπείς. Το προτεινόμενο μοντέλο σχεδιάστηκε με υψηλή ακρίβεια, κοντά στα επίπεδα transistor-level σχεδιασμού και επέτυχε μία αισθητή μείωση στο χρόνο εκτέλεσης προσομοίωσης.…”

Section: προηγούμενες προσεγγίσεις μοντελοποίησης για κυκλώματα Sigma-delta Analog-to-digital Converter (Sigma-delta Adc)unclassified

“…Στη συνέχεια, ένα SPICE μοντέλο με SDM δεύτερης τάξης αναπαράχθηκε με βάση το μοντέλο του [46]. Πέραν τούτου, το Verilog-A μοντέλο ενός sigma-delta ADC δεύτερης τάξης του [48] κλωνοποιήθηκε για συγκρίσεις. Τέλος, μιμήθηκε η συμπεριφορά του VHDL-AMS μοντέλου δεύτερης τάξης του [51] η οποία ενσωματώθηκε σε ένα νέο μοντέλο.…”

Section: εκτίμηση ακρίβειας και απόδοσης προσομοίωσης για το προτεινόμενο Sigma-delta Adc Rnm μοντέλοunclassified

“…Πίνακα 4.3). Συνεπώς, το παρουσιασμένο μοντέλο χρειάστηκε 11,1% του χρόνου για να ολοκληρωθεί η προσομοίωσή του σε σύγκριση με το Ref1, 0,0186% του χρόνου σχετικά με το [46], 0,164% συγκριτικά με το [48] και 0,238% σχετικά με το [51]. Ενώ τα προσομοιωτικά πλεονεκτήματα σε σχέση με το transistor-level μοντέλο αναφοράς [46] είναι αναμενόμενα, τα αξιοσημείωτα κέρδη απέναντι στα άλλα τρία μοντέλα αποτελεί το κυριότερο σημείο του μοντέλου μας.…”

Section: εκτίμηση ακρίβειας και απόδοσης προσομοίωσης για το προτεινόμενο Sigma-delta Adc Rnm μοντέλοunclassified

“…Πιο συγκεκριμένα, συγκριτικά με το Ref1 και το [51] οι τιμές της METACCE ήταν 92% και 87%, αντίστοιχα. Αντίθετα, όταν το μοντέλο μας συγκρίθηκε με τα μεγαλύτερης ακρίβειας μοντέλα [46] και [48], η METACCE έλαβε τιμές 75% και 82%, αντίστοιχα. Το Σχήμα 4.5 ενισχύει τα αποτελέσματα της METACCE με την επίδειξη συγκρίσεων κυματομορφών μεταξύ του προτεινόμενο SV RNM και του SPICE μοντέλου για την έξοδο του SDM.…”

Section: εκτίμηση ακρίβειας και απόδοσης προσομοίωσης για το προτεινόμενο Sigma-delta Adc Rnm μοντέλοunclassified

See 3 more Smart Citations

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Γεωργουλόπουλος¹

View full text Add to dashboard Cite

Στη σύγχρονη εποχή, η βιομηχανία ημιαγωγών έχει στρέψει το ενδιαφέρον της σε εφαρμογές ολοκληρωμένων κυκλωμάτων μικτού σήματος τα οποία ενσωματώνονται σε Συστήματα-εντός-ολοκληρωμένου. Βασικοί στόχοι της βιομηχανίας είναι η δημιουργία αξιόπιστων και γρήγορων μικτών σχεδιασμών, οι οποίοι αποτελούνται τόσο από ψηφιακά όσο και από αναλογικά στοιχεία, καθώς και η μείωση του συνολικού χρόνου που χρειάζονται για να διατεθούν στην αγορά τέτοιου είδους ολοκληρωμένα κυκλώματα. Για τη γρήγορο είσοδο στην αγορά, απαιτείται πλέον υψηλότερη ταχύτητα προσομοίωσης σε επίπεδο συστήματος, σε σχέση με παραδοσιακές προσεγγίσεις μοντελοποίησης μικτού σήματος. Η μοντελοποίηση με πραγματικούς αριθμούς (Real Number Modeling – RNM) μπορεί να αποτελέσει μία αποτελεσματική λύση σε αυτό το πρόβλημα. Στην παρούσα διδακτορική διατριβή, υλοποιήθηκαν ένας flash μετατροπέας αναλογικού σε ψηφιακό (flash analog-to-digital converter – flash ADC), ένας σίγμα-δέλτα μετατροπέας αναλογικού σε ψηφιακό (sigma-delta ADC), ένας ταλαντωτής ελεγχόμενος από τάση (Voltage Controlled Oscillator - VCO) και ένας βρόχος κλειδωμένης φάσης (phase-locked loop - PLL) ως παραμετροποιήσιμα RNM μοντέλα με τη χρήση SystemVerilog. Τα μοντέλα δημιουργήθηκαν με ικανοποιητική ακρίβεια, ενώ η διαδικασία επαλήθευσής τους αναλύθηκε και επιτεύχθηκε με τη χρήση μίας καινοτόμας μετρικής για εκτίμηση της ακρίβειας μοντελοποίησης. Η δυνατότητα παραμετροποίησης των προτεινόμενων μοντέλων ενισχύει τη δυνατότητα χρησιμοποίησής τους σε διάφορους σχεδιασμούς Συστημάτων-εντός-ολοκληρωμένου. Στόχος αυτής της διατριβής είναι η υπογράμμιση της αποτελεσματικότητας της RNM μοντελοποίησης με χρήση SystemVerilog και η επίδειξη τρόπων εφαρμογής της RNM για τη μοντελοποίηση και προσομοίωση ευρέως χρησιμοποιούμενων μικτών ολοκληρωμένων κυκλωμάτων. Τα προτεινόμενα RNM μοντέλα συγκρίθηκαν με μοντέλα αναφοράς υλοποιημένα σε Verilog-A, Verilog-AMS και SPICE (επιπέδου τρανζίστορ). Όλοι οι έλεγχοι έδειξαν ότι τα προτεινόμενα μοντέλα επιδεικνύουν αξιοσημείωτη βελτίωση σε απόδοση προσομοίωσης συγκριτικά με προηγούμενες μελέτες της βιβλιογραφίας, διατηρώντας παράλληλα ικανοποιητικά επίπεδα ακρίβειας. Από την άλλη πλευρά, η επιβεβαίωση ορθής λειτουργίας σχεδιασμών μικτών ολοκληρωμένων κυκλωμάτων αποτελεί ένα σημαντικό παράγοντα για τη δημιουργία γρήγορων και αξιόπιστων σχεδιασμών. Οι συμβατικές προσεγγίσεις επιβεβαίωσης παρουσιάζουν πολύ αργούς χρόνους προσομοίωσης, κάτι το οποίο αυξάνει τελικά το χρόνο εισόδου στην αγορά. Στη παρούσα διατριβή, προτάθηκαν αποτελεσματικές αρχιτεκτονικές επιβεβαίωσης με τη χρήση του προτύπου επιβεβαίωσης Universal Verification Methodology (UVM) για τα προαναφερόμενα RNM μοντέλα των sigma-delta ADC, flash ADC και ψηφιακού PLL. Η αποτελεσματικότητα της χρήσης της UVM στις προτεινόμενες προσεγγίσεις συνδυαστικά με τα RNM μοντέλα, τα οποία χρησιμοποιούν ψηφιακούς προσομοιωτές για γρήγορη προσομοίωση, ενισχύουν τη δημιουργία αρχιτεκτονικών επιβεβαίωσης με αυξημένη ικανότητα επαναχρησιμοποίησης και αξιοπιστία, σε σύγκριση με προηγούμενες μελέτες της βιβλιογραφίας. Τα παρουσιασμένα περιβάλλοντα επιβεβαίωσης αξιοποίησαν τη μέθοδο παραγωγής τυχαίων ερεθισμάτων εισόδου με περιορισμούς (constrained-random stimuli generation), αναλογικούς ισχυρισμούς (analog assertions) και μετρικές κάλυψης (coverage metrics) για βελτιωμένη επιβεβαίωση της λειτουργικότητας. Επιπρόσθετα, παρουσιάστηκε μία μετρική εκτίμησης του βαθμού της ποιότητας επιβεβαίωσης για τα προτεινόμενα περιβάλλοντα και τα περιβάλλοντα αναφοράς. Σε κάθε περίπτωση, οι παρουσιασμένες αρχιτεκτονικές επιβεβαίωσαν την ορθή λειτουργία των RNM μοντέλων με κάλυψη ανώ του 98%, σύμφωνα με τις παραμέτρους των προδιαγραφών που χρησιμοποιήθηκαν για τα μοντέλα.

show abstract

Section: προηγούμενες προσεγγίσεις μοντελοποίησης για κυκλώματα Sigma-delta Analog-to-digital Converter (Sigma-delta Adc)unclassified

Section: εκτίμηση ακρίβειας και απόδοσης προσομοίωσης για το προτεινόμενο Sigma-delta Adc Rnm μοντέλοunclassified

See 2 more Smart Citations

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Γεωργουλόπουλος¹

View full text Add to dashboard Cite

show abstract

A fast symbolic SNR computation method and its Verilog-A implementation for Sigma-Delta modulator design optimization

Zhang

Shi

2018

Integration

View full text Add to dashboard Cite

A top-down, mixed-level design methodology for CT BP ΔΣ modulator using verilog-A

Chu

Yang

Leng

et al. 2008

APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems

View full text Add to dashboard Cite

Sigma delta ADC design using verilog-A

Cited by 4 publications

References 4 publications

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

A fast symbolic SNR computation method and its Verilog-A implementation for Sigma-Delta modulator design optimization

A top-down, mixed-level design methodology for CT BP ΔΣ modulator using verilog-A

Contact Info

Product

Resources

About

Sigma delta ADC design using verilog-A

Cited by 4 publications

References 4 publications

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

A fast symbolic SNR computation method and its Verilog-A implementation for Sigma-Delta modulator design optimization

A top-down, mixed-level design methodology for CT BP &#x0394;&#x03A3; modulator using verilog-A

Contact Info

Product

Resources

About

A top-down, mixed-level design methodology for CT BP ΔΣ modulator using verilog-A