Principles of Concurrent Checking

Goessel, M.; Ocheretny, Vitaly; Sogomonyan, E.S.; Marienfeld, D.

doi:10.1007/978-1-4020-8420-1_3

Cited by 10 publications

(20 citation statements)

References 0 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…1 В работах [3,4,6,[13][14][15][16][17][18] исследовано построение системы функционального контроля на основе применения 1/4-кода. Тестер 1/4-TSC имеет простую структуру [2] и требует для своей проверки всего четыре кодовых слова: {0001, 0010, 0100, 1000}.…”

Section: контрольные выходыunclassified

See 1 more Smart Citation

Method of operation control over combinatory logic device based on 2-out-of-4 code

Sapozhnikov¹

2016

Izv. vysš. učebn. zaved., Priborostr.

View full text Add to dashboard Cite

Предложен метод построения систем функционального контроля, позволяющий уменьшать показатели их структурной избыточности по сравнению с извест-ными способами. Решение найдено за счет использования при организации си-стемы функционального контроля равновесных кодов. Предложена структурная схема системы функционального контроля комбинационных устройств, реали-зующая принцип логического дополнения булевых функций, на основе приме-нения равновесного кода "2 из 4". Указаны особенности, которые необходимо учитывать при организации структур систем функционального контроля как на основе кода "1 из 4", так и на основе кода "2 из 4" с обеспечением свойства их полной самопроверяемости. Показаны преимущества использования кода "2 из 4" по сравнению кодом "1 из 4" при организации систем функционального кон-троля комбинационных устройств. В частности, отмечено, что для обеспечения свойства полной самопроверяемости системы функционального контроля на основе кода "2 из 4" требуются менее жесткие ограничения, чем при использо-вании для этих целей кода "1 из 4". Ключевые слова: система функционального контроля, логическое дополнение, код "1 из 4", код "2 из 4", полностью самопроверяемая структура, тестиро-ваниеВведение. При построении дискретных систем, обеспечивающих обнаружение отказов, часто используются методы функционального (рабочего, on-line) контроля, позволяющие определять техническое состояние объекта диагностирования без отключения его от объек-тов управления [1]. При организации систем функционального контроля используются идеи помехоустойчивого кодирования -выходы контролируемой логической схемы отождеств-ляются с информационным вектором заранее выбранного систематического кода или с кодо-вым словом неразделимого кода. От выбранного на этапе проектирования системы функцио-нального контроля кода, в конечном итоге, зависят такие важные характеристики самой си-стемы, как структурная избыточность, особенности обнаружения ошибок в контролируемом объекте, контролепригодность, быстродействие, энергопотребление и пр. В задачах органи-зации систем функционального контроля логических схем автоматики и вычислительной техники эффективно применение равновесных кодов с малой длиной кодовых слов (например, кодов "1 из 3", "1 из 4" и "2 из 4"). Тестеры таких кодов имеют максимально простую структуру и для обеспечения их полной самопроверяемости требуется минимальное число тестовых ком-бинаций [2].В настоящей работе исследована возможность использования кодов "2 из 4" (2/4-кодов) при организации систем функционального контроля. Получаемые таким образом структуры систем функционального контроля имеют уменьшенную, по сравнению с применением кодов "1 из 4" (1/4-кодов), структурную избыточность.Система функционального контроля на основе равновесного кода "1 из 4". На рис. 1 приведена структурная схема системы функционального контроля комбинационных логиче-ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2016. Т. 59, № 7

show abstract

Section: контрольные выходыunclassified

“…ских устройств, которая исследовалась в работах [3][4][5][6][7]. Исходное комбинационное логическое устройство F(x) реализует систему булевых функций f 1 , f 2 , …, f n от t переменных x 1 , x 2 , …, x t .…”

unclassified

Method of operation control over combinatory logic device based on 2-out-of-4 code

Sapozhnikov¹

2016

Izv. vysš. učebn. zaved., Priborostr.

View full text Add to dashboard Cite

show abstract

“…If a fault occurs, one or several bits of information will flip and a non-codeword will be generated with some sufficiently high probability, resulting in detection. While such schemes are practical for memories, communication channels and restricted classes of circuits including adders [23], they result in significant area and energy overhead of over 50% for typical circuits. As a consequence, today's fault-tolerant systems often use dual-modular redundancy (DMR) for fault detection: the circuit is duplicated and the responses of both copies compared.…”

Section: Fault-based Attacksmentioning

confidence: 99%

Hardware security and test: Friends or enemies?

Polian

2014

It - Information Technology

View full text Add to dashboard Cite

Abstract:Hardware security is a relatively new scientific discipline which focuses on adversarial threats to hardware components of complex systems and infrastructures, including manipulation, unauthorized access to confidential data, and intellectual property theft. State-of-the-art test methods can contribute to detection and elimination of security threats but also may introduce new vulnerabilities. This article will explain this dichotomy and outline current research challenges.

show abstract

“…This section briefly summarizes important robustness properties of self-checking circuits, which are in the focus of this paper [18,27]. To implement a Boolean function as a self-checking circuit, the outputs are encoded as elements of an error detecting code ⊂ {0.1} , and a checker is added for monitoring the outputs.…”

Section: Self-checking Circuitsmentioning

confidence: 99%

SAT-based ATPG beyond stuck-at fault testing

Hellebrand¹,

Wunderlich²

2014

It - Information Technology

View full text Add to dashboard Cite

Abstract:To cope with the problems of technology scaling, a robust design has become desirable. Self-checking circuits combined with rollback or repair strategies can provide a low cost solution for many applications. However, standard synthesis procedures may violate design constraints or lead to sub-optimal designs. The SATbased strategies for the verification and synthesis of selfchecking circuits presented in this paper can provide efficient solutions.

show abstract

Principles of Concurrent Checking

Cited by 10 publications

References 0 publications

Method of operation control over combinatory logic device based on 2-out-of-4 code

Method of operation control over combinatory logic device based on 2-out-of-4 code

Hardware security and test: Friends or enemies?

SAT-based ATPG beyond stuck-at fault testing

Contact Info

Product

Resources

About