Preventing IC Piracy Using Reconfigurable Logic Barriers

Baumgarten, Alex; Tyagi, Akhilesh K.; Zambreno, Joseph

doi:10.1109/mdt.2010.24

Cited by 278 publications

(99 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…The insertion is achieved at randomly selected locations before physical synthesis but after logic synthesis. Similarly, Baumgarten et al [21] used lookup table-based locking units that hinder attempts to reverse-engineer functionality from the mask prospectives. It demonstrates how logic encryption can be propagated to the field programmable gate array (FPGA) domain.…”

Section: Prior Workmentioning

confidence: 99%

See 1 more Smart Citation

Logic Locking Using Hybrid CMOS and Emerging SiNW FETs

Alasad

Yuan

2017

Electronics

View full text Add to dashboard Cite

Abstract:The outsourcing of integrated circuit (IC) fabrication services to overseas manufacturing foundry has raised security and privacy concerns with regard to intellectual property (IP) protection as well as the integrity maintenance of the fabricated chips. One way to protect ICs from malicious attacks is to encrypt and obfuscate the IP design by incorporating additional key gates, namely logic encryption or logic locking. The state-of-the-art logic encryption techniques certainly incur considerable performance overhead upon the genuine IP design. The focus of this paper is to leverage the unique property of emerging transistor technology on reducing the performance overhead as well as preserving the robustness of logic locking technique. We design the polymorphic logic gate using silicon nanowire field effect transistors (SiNW FETs) to replace the conventional Exclusive-OR (XOR)-based logic cone. We then evaluate the proposed technique based on security metric and performance overhead.

show abstract

Section: Prior Workmentioning

confidence: 99%

“…To evaluate the security of logic locking, a Hamming distance based metric is mostly applied in [18,[20][21][22]. Figure 6 shows the Hamming distance analysis of ISCAS'85 benchmark circuits using our proposed algorithm.…”

Section: Security Evaluationmentioning

confidence: 99%

Logic Locking Using Hybrid CMOS and Emerging SiNW FETs

Alasad

Yuan

2017

Electronics

View full text Add to dashboard Cite

show abstract

“…Efficient insertion of the masking scheme has to be achieved without reducing performance (mainly by limiting the insertion of gates on the critical path) or increasing area overhead (by limiting the number of additional gates without using too few bits for the masking key k). For example, works presented in [15] and [4] propose to use heuristics to reduce overhead.…”

Section: Logic Maskingmentioning

confidence: 99%

Logic Modification-Based IP Protection Methods: An Overview and a Proposal

Colombier

Bossuet

Hély

2017

Foundations of Hardware IP Protection

View full text Add to dashboard Cite

Intellectual property protection is a major concern for fabless IC designers. Among the proposed protection means, the active ones are preventing counterfeiting and over-usage to occur in the first place. One of the solution to implement an active design data protection scheme is to modify the combinational logic. Several methods are available, called logic encryption, logic obfuscation, logic masking or logic locking. A formal framework is first provided for these notions. We clearly define those four types of logic modification, and give didactic examples. Then, a new method to achieve logic locking is presented. This method, based on graph analysis, allows to select the insertion sites for the extra gates orders of magnitudes faster than existing techniques. We give experimental results following from a practical implementation and discuss design considerations about integration in an overall, more robust, protection scheme. We also consider existing attacks and propose some countermeasures.

show abstract

“…В работе [19] предлагается защита от аппарат-ных троянов, которая вносится на стадии изготов-ления. Если размещать реконфигурируемые логи-ческие блоки меж ду важнейшими элементами в проек те, то на производственной стадии будет видима некоторая реконфигурируемая архитек-тура в некоторых областях кристалла.…”

Section: Reconfigurable Architectureunclassified

“…In [19] the protection against hardware Trojans at the manufacturing stage is proposed. If to place a reconfigurable logic blocks between critical elements in the project, then some reconfigurable architecture in some areas of the chip is visible at the production stage.…”

Section: #2 / 72 / 2017mentioning

confidence: 99%

Hardware Trojans. Part 4: software and hardware countermeasures

Kuznetsov¹,

Saurov²

2017

NanoRus

View full text Add to dashboard Cite

В завершающей статье, посвященной аппаратным троянам, рассматривается построение безопасных систем, которые надежно функционировали бы, в том числе, в присутствии аппаратной закладки произвольного типа. Хотя общий подход к такому способу противодействия на сегодняшний день не разработан и не предложен, рассмотрим некоторые аспекты такой защиты, детали ее реализации и проведем общий анализ применимости подобных контрмер. In the final part of the cycle of review articles devoted to Hardware Trojans problems of maintaining system secure operation in the presence of Hardware Trojans are considered. To date no general countermeasures have yet been developed or proposed that would allow an IC to operate in a trustworthy manner in the presence of an arbitrary Hardware Trojan. Some aspects of such protection, details of its implementation and analyzing the general applicability of the countermeasures are discussed. к ак уже отмечалось ранее [1-3], использование превентивных подходов предупреж дения и современных методов обнаружения аппа-ратных троянов не дают полной гарантии того, что изготовленная ИС не содержит аппаратных закладок. Большое разнообразие угроз безопас-ности, связанных с ними, а также огромное про-странство состояний для размещения аппарат-ных закладок поставило перед разработчиками вопрос об обеспечении безопасной эксплуа тации системы с "инфицированными" ИС и, в частно-сти, задачу предотвращения активации троя-нов. Такой подход позволил бы использовать аппа-ратуру, не обращая внимания на внедренные аппаратные троя ны, и даже использовать COTS-компоненты (коммерческие электронные компо-ненты, находящиеся в свободной продаже) для построения устойчивых к аппаратным заклад-кам, надежных вычислительных систем.В большинство публикаций, связанных с такого рода противодействием аппаратным троянам, рассматривается защита только от одного класса или подкласса угроз. Большую безопасность, как предполагается, можно обеспечить с помощью многоуровневой защиты, в которой каждый уро-вень независимо от других ориентирован на опре-деленные действия и механизмы активации троя-нов, с последующим объединением всех этих мер в общую стратегию защиты.Предложенные и экспериментально прове-ренные механизмы контрмер можно разделить на следующие группы:• охрана данных;• новые архитектуры на RTL-уровне (на уровне регистровых передач); • реконфигурируемая архитектура;• стратегии репликации, фрагментации и мажо-ритарной выборки. охрАнА дАнныхОхрана данных (включая команды процессора) предполагает предотвращение активации аппа-ратного трояна или /и блокирование прямого доступа троянского оборудования к любым уязви-мым данным. Защитное устройство может кон-тролировать выборку данных, хранимых или Военные и космические технологии * НПК "Технологический центр"/ SMC "Technological Centre".

show abstract

Preventing IC Piracy Using Reconfigurable Logic Barriers

Cited by 278 publications

References 8 publications

Logic Locking Using Hybrid CMOS and Emerging SiNW FETs

Logic Locking Using Hybrid CMOS and Emerging SiNW FETs

Logic Modification-Based IP Protection Methods: An Overview and a Proposal

Hardware Trojans. Part 4: software and hardware countermeasures

Contact Info

Product

Resources

About