Noise Analysis of Time-to-Digital Converter in All-Digital PLLs

Vamvakos, Socrates D.; Staszewski, Robert Bogdan; Sheba, Mahbuba; Waheed, K.

doi:10.1109/dcas.2006.321040

Cited by 21 publications

(4 citation statements)

References 4 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…f V is the generated variable frequency output; f R is the input reference frequency. The fractional spurs are fundamentally due to the finite quantization of the phase detection mechanism [e.g., time-to-digital converter (TDC) resolution] and were first studied in [3]. Furthermore, TDC imperfections, such as wrong estimation of its gain as well as its non-linearities can worsen the fractional spurs.…”

Section: Introductionmentioning

confidence: 99%

Fractional spur suppression in all-digital phase-locked loops

Chen

Huang

Staszewski

2015

2015 IEEE International Symposium on Circuits and Systems (ISCAS)

View full text Add to dashboard Cite

Section: Introductionmentioning

confidence: 99%

Fractional spur suppression in all-digital phase-locked loops

Chen

Huang

Staszewski

2015

2015 IEEE International Symposium on Circuits and Systems (ISCAS)

View full text Add to dashboard Cite

“…No caso dos PLL digitais, têm se estudado métodos de otimização, considerando redes de PLLs e a sua interconexão (Orsatti, Carareto e Piqueira, 2008), (Carareto, Orsatti e Piqueira, 2009). Também se têm analisado o ruído e a sincronização de redes de PLLs totalmente digitais (Vamvakos, Staszewski, Sheba e Waheed, 2006), (Akre and, Juillard, Galayko e Colinet, 2010).…”

Section: Introductionunclassified

Estimação de frequência usando sensores de erro com atrasos adaptativos

Correa¹,

Bueno²,

Piqueira³

2011

Sba Controle & Automação

View full text Add to dashboard Cite

Neste trabalho é proposta uma solução para a melhoria no desempenho dos Early Error Sensing (EES) Adaptive Time Delay Tanlock Loops (ATDTL) de 1ª ordem apresentados em (Al-Zaabi et al., 2005), quanto a estimação de frequência e tempo de captura. Os EES-ATDTL são Phase-Locked Loops (PLL) digitais utilizados para implementações em hardware, devido à simplicidade da sua estrutura. Teoremas de ponto fixo são usados para se determinar condições sob as quais é possível obter uma convergência rápida no processo de captura e é obtida uma estimativa da frequência de entrada, utilizando um filtro de tipo Gaussiano para melhorar a adaptação do ganho. Os modelos matemáticos usados são os apresentados em (Al-Araji et al., 2006). São feitas simulações para avaliar os resultados teóricos.

show abstract

“…Furthermore, the DCO quantization error cannot be filtered by the loop due to its high-pass transfer function. The shortterm quantization error of the DCO will be sampled back to the loop and amplified due to gain variation of the TDC [9], resulting in spurs.…”

Section: Introductionmentioning

confidence: 99%