14th IEEE-NPSS Real Time Conference, 2005. 2005
DOI: 10.1109/rtc.2005.1547418
|View full text |Cite
|
Sign up to set email alerts
|

New embedded digital front-end for high resolution PET scanner

Abstract: Abstract--This work describes a new digital front-end for a high-resolution low-cost animal PET scanner which is currently under development. The advances in flexibility and size of modern FPGAs together with the release of new tools enable the integration of most of the front-end electronics in a single FPGA. The implemented system includes a small 32-bit RISC processor, several peripherals attached to the internal buses and a special DSP unit closely attached to the processor which is dedicated to the detect… Show more

Help me understand this report

Search citation statements

Order By: Relevance

Paper Sections

Select...
1
1
1
1

Citation Types

0
2
0
4

Year Published

2007
2007
2010
2010

Publication Types

Select...
3
1

Relationship

0
4

Authors

Journals

citations
Cited by 4 publications
(6 citation statements)
references
References 11 publications
0
2
0
4
Order By: Relevance
“…The proposed digital architecture for real time acquisition of the scintillation signals is an alternative to the more generic approach described in [7], where a flexible digital front-end intended for a distributed acquisition system is presented. The current solution is specifically targeted towards a preclinical PET system based on a reduced number of rotating detectors.…”
Section: Iiarchitecture Descriptionmentioning
confidence: 99%
“…The proposed digital architecture for real time acquisition of the scintillation signals is an alternative to the more generic approach described in [7], where a flexible digital front-end intended for a distributed acquisition system is presented. The current solution is specifically targeted towards a preclinical PET system based on a reduced number of rotating detectors.…”
Section: Iiarchitecture Descriptionmentioning
confidence: 99%
“…Additionally, for PET applications accurate timing information of the signals (in the nanosecond range) is essential. Recent implementations faced this task by simultaneously digitizing in several channels the entire signal shape at sampling rates ranging from 40 to 80 MHz (Engels et al 2002, Guerra et al 2006, Streun et al 2006, Fontaine et al 2009. In order to achieve a more accurate time window than the resolution of the sampling frequency, the pulse starting time is normally refined by interpolating between the pulse samples.…”
Section: Introductionmentioning
confidence: 99%
“…Καθώς τα ολοκληρωμένα κυκλώματα επαναπρογραμματιζόμενης λογικής εξελίσσονται σε επίπεδο διαστάσεων αλλά και ταχύτητας, πολλοί σχεδιαστές χρησιμοποιούν FPGAs, εκεί που προηγουμένως χρησιμοποιούνταν ολοκληρωμένα κυκλώματα ειδικού σκοπού (ASICs -Application Specific Integrated Circuits), για την αντικατάσταση των αναλογικών ηλεκτρονικών. Έτσι μειώνεται ο χρόνος και το κόστος υλοποίησης, ενώ το μέγεθος των ηλεκτρονικών παραμένει το ίδιο [12]. Επιπλέον παράγοντες που ενισχύουν την ανάπτυξη εξ' ολοκλήρου ψηφιακών συστημάτων απόκτησης δεδομένων, είναι η διαθεσιμότητα ενσωματωμένων λειτουργικών συστημάτων (embedded systems), καθώς και τα αποτελέσματα της έρευνας αιχμής στο πεδίο της ψηφιακής επεξεργασίας σημάτων (Digital Signal Processing).…”
Section: σκοπός διατριβήςunclassified
“…Η εξαγωγή αυτής της πληροφορίας γίνεται με την επεξεργασία των παλμών από τα ηλεκτρονικά μορφοποίησης και καταγραφής σημάτων (Front End Electronics -FEE) και το σύστημα απόκτησης δεδομένων, τα οποία παραδοσιακά είναι αναλογικά ολοκληρωμένα κυκλώματα. Η κυρίαρχη τάση την τελευταία δεκαετία είναι η αντικατάστασή των μονάδων αναλογικής επεξεργασίας σήματος από αντίστοιχες ψηφιακές [12]. Στην κατεύθυνση αυτή, κυρίαρχη θέση έχει το FPGA (Field Programmable Gate Array -συστοιχία επιτόπια προγραμματιζόμενων πυλών), το οποίο είναι τύπος προγραμματιζόμενου ολοκληρωμένου κυκλώματος γενικής χρήσης που διαθέτει πολύ μεγάλο αριθμό τυποποιημένων πυλών και άλλων ψηφιακών λειτουργιών όπως απαριθμητές, καταχωρητές μνήμης, γεννήτριες PLL (Phase Locked Loop) κ.α.…”
Section: σύστημα απόκτησης δεδομένων (Daq)unclassified
See 1 more Smart Citation