Multidimensional interleaving for synchronous circuit design optimization

Abstract

This paper presents a novel optimization technique for the design of application specific integrated circuits dedicated to perform iterative or recursive time-critical sections of multidimensional problems, such as image processing applications. These sections are modeled as cyclic multidimensional data flow graphs (MDFG's). This new optimization technique, called multidimensional interleaving, consists of a multidimensional expansion and compression of the iteration space, followed by a multidimensional retiming, while considering memory requirements. It guarantees that all functional elements of a circuit can be executed simultaneously, and no additional memory queues proportional to the problem size are required. The algorithm runs optimally in O(jEj) time, where E is the set of edges of the MDFG representing the circuit. Our experiments show that the additional memory requirement is significantly less than the results obtained in other methods.

Memory aware HLS and the implementation of ageing vectors

“…In our example, the minimum number of memory banks is 3. A possible mapping is to place x[0] and x[1] in a first bank, x[2] and x [3] in a second bank, and x [4] in a third bank. It is remarkable that these results actually depend on the scheduling, and therefore on the timing constraint provided to the tool.…”

“…The difference is that the conflicts arise between logical addresses that are calculated over several successive iterations (2 in this example). @x [2] o is in concurrence with @x[0] o+1 , and x [3] o is in concurrence with @x[1] o+1 . The set of concurrent accesses SCA = { (0, 1), (1, 2), (2, 3), (3, 0)}.…”

“…Among them, most try to reduce the memory cost by estimating the needs in terms of number of registers for a given scheduling, but work only with scalars [2]. Some of them really schedule the memory accesses [3]. They include precise temporal models of those accesses, and try to improve performances without considering the possibility of simultaneous accesses which would ease the subsequent task of register and memory allocation.…”

Οι Κατηγορικές Γραμματικές Ως Μέσον Για Τη Διαλογική Σύνθεση Ψηφιακών Κυκλωμάτων

“…Ακόμα, όπως σε όλα τα σύγχρονα προβλήματα, έχει προταθεί και ο αλγόριθμος προσομοιωμένης ανόπτησης (simulated annealing) [11]. Για τις περιπτώσεις ειδικών δομών ελέγχου της αλγοριθμικής περιγραφής, έχουν προ ταθεί αλγόριθμοι δρομολόγησης ειδικού σκοπού, όπως η δρομολόγηση αγωγών (pipelines) [58,8,59] και γενικότερα πολυδιάστατων (multidimentional) γράφων ροής δεδομένων [2,21,24,37,40,41,56,91] ή η δρομολόγηση με προ-εκτέλεση (pre-execution) [67,68]. Τέλος, για τις περιπτώσεις που παρέχονται ακριβή διαγράμματα χρονισμού για κάποιες από τις εισόδους ή τις εξόδους, έχουν προταθεί αλγόριθμοι σχετικής δρομολόγησης (relative scheduling) [20,43,44].…”

Αυτόματη Σχεδίασης Υλικού Σε Υψηλό Επίπεδο Με Γραμματική Προσέγγιση

“…Ακόμα, όπως σε όλα τα σύγχρονα προ βλήματα, έχει προταθεί και ο αλγόριθμος προσομοίωσης ανόπτησης (simulated annealing) [11]. Για τις περιπτώσεις ειδικών δομών ελέγχου της αλγοριθμικής περιγραφής, έχουν προταθεί αλγόριθμοι δρομολόγησης ειδικού σκοπού, όπως η δρομολόγηση αγωγών (pipelines) [70,8,71] και γενικότερα πολυδιάστατων (multidimentional) -γράφων ροής δεδομένων [2,30,34.46,49,50,68, 95] ή η δρομολό γηση με προ-εκτέλεση (pre-execution) [75,76]. Τέλος, για τις περιπτώσεις που παρέχονται ακριβή διαγράμματα χρονισμού για κάποιες από τις εισόδους ή τις εξόδους, έχουν προταθεί αλγόριθμοι σχετικής δρομολόγησης (relative schedul ing) [ 29J 52, 53].…”