Methodology for on the fly partial reconfiguration for computation intensive applications on FPGA

Bhandari, Sheetal U.; Pujari, Shashank; Rai, Avinash; Subbaraman, Shaila

doi:10.1109/iccaie.2010.5735004

Cited by 2 publications

(1 citation statement)

References 3 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…O que as torna interessantes é sua capacidade de programação em campo, isto é, ser capaz de ter o seu código alterado ilimitadas vezes, mesmo que faça parte de um produto já instalado (MEYER-BAESE; MEYER-BAESE, 2007). Além disso, as FPGAs podem ainda possuir hardware que se altera de forma dinâmica (BHANDARI et al, 2010), isto é, um mesmo chip pode alterar sua topologia em tempo real de execução, ou seja, durante seu funcionamento, caso seja programado para tal função.…”

Section: Monitores De Qee Baseados Em Fpgaunclassified

Desenvolvimento de um coprocessador de qualidade de energia padrão classe A baseado em processadores embarcados em FPGA

Luiz¹

View full text Add to dashboard Cite

A utilização cada vez maior de cargas não lineares conectadas ao sistema elétrico de potência e o aumento na inserção de geração distribuída, contribuem para uma possível piora dos níveis de Qualidade da Energia Elétrica (QEE) e para o surgimento de distúrbios, capazes de danificar equipamentos conectados à rede. Com o intuito de mitigar os prejuízos econômicos causados por este tipo de ocorrência e atender as exigências de melhora de QEE pelas agências reguladoras, o estudo e desenvolvimento de dispositivos e tecnologias capazes de monitorar e armazenar parâmetros indicadores de QEE é cada vez maior. Ao avaliá-los, é possível não apenas categorizar e identificar as possíveis fontes dos distúrbios, mas também, de acordo com o número de monitores instalados, obter uma visão geral do funcionamento do sistema. Dentre as tecnologias disponíveis no mercado, o Arranjo de Portas Programáveis em Campo (do inglês, Field Programmable Gate Array)(FPGA), devido a sua alta reconfigurabilidade e paralelismo, vem sendo cada vez mais utilizado neste tipo de aplicação. Tendo em vista o cenário descrito, o presente trabalho apresenta a implementação de um sistema de cálculo de parâmetros indicadores de QEE, a partir da utilização de processadores paralelos embarcados em FPGA. Os algoritmos implementados em cada processador seguem as diretrizes descritas pela norma IEC 61000-4-30, para dispositivos classe A. Para validação do sistema proposto foram feitos testes de simulação funcional, a partir do software ModelSim® , da fabricante Intel® , e testes de teor mais prático, com o projeto gravado e em execução de fato dentro do FPGA. Para tal, foi utilizado o kit de desenvolvimento DE10-Nano, o qual embarca um FPGA pertencente à família Cyclone V, da fabricante Intel® . Em todos os testes executados, os resultados apresentaram boa precisão e atenderam aos requisitos exigidos pela norma adotada.

show abstract

Section: Monitores De Qee Baseados Em Fpgaunclassified