Low Power FPGA Implementations of JH and Fugue Hash Functions

Provelengios, George; Voros, Nikolaos S.; Kitsos, Paris

doi:10.1109/dsd.2011.56

Cited by 3 publications

(10 citation statements)

References 6 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…Regarding hardware implementations of the JH algorithm, to the best of authors' knowledge, there are no previously published works dealing with the JH algorithm itself. However, there are several ones performing comparative analyses among either the round-two candidates (Baldwin et al, 2010); (Henzen et al, 2010); (Tillich et al, 2009); (Matsuo et al, 2010); (Homsirikamol et al, 2010); (Gaj et al, 2010); (Guo et al, 2010a); (Guo et al, 2010b); (Kobayashi et al, 2010), or the round-3 candidates (Jungk et al, 2011); (Kerckhof et al, 2011); (Guo et al, 2011); (Guo et al, 2012); (Jungk, 2011); (Homsirikamol et al, 2011); (Tillich et al, 2010); (Provelengios et al, 2011). The above studies include both FPGA and ASIC CMOS implementations.…”

Section: Related Workmentioning

confidence: 99%

“…Specifically, FPGA implementations and results are reported in 10 papers (Baldwin et al, 2010); (Matsuo et al, 2010); (Homsirikamol et al, 2010); (Gaj et al, 2010); (Guo et al, 2010a); (Kobayashi et al, 2010); (Jungk et al, 2011); (Jungk, 2011); Homsirikamol et al, 2011;Provelengios et al, 2011).…”

Section: Related Workmentioning

confidence: 99%

“…Apart from (Homsirikamol et al, 2011) and (Provelengios et al, 2011), all the other works deal with simple implementations without any form of optimization. On the other hand, in (Homsirikamol et al, 2011) pipeline and unrolling investigation takes place.…”

Section: Related Workmentioning

confidence: 99%

“…However it is shown that there are quite few benefits from both the above techniques. Regarding (Provelengios et al, 2011), the pipeline technique is applied, targeting low power desings. Thus, the reported performance results are low.…”

Section: Related Workmentioning

confidence: 99%

See 3 more Smart Citations

High-throughput Hardware Architectures of the JH Round-three SHA-3 Candidate - An FPGA Design and Implementation Approach

Athanasiou

Chalkou

Bardis³

et al. 2012

Proceedings of the International Conference on Security and Cryptography

View full text Add to dashboard Cite

Hash functions are exploited by many cryptographic primitives that are incorporated in crucial cryptographic schemes and commercial security protocols. Nowadays, there is an active international competition, launched by the National Institute of Standards and Technology (NIST), for establishing the new hash standard, SHA-3. One of the semi-finalists is the JH algorithm. In this paper, two high throughput hardware architectures of the complete JH algorithm are presented. The difference between them is the existence of 3 pipeline stages at the second one. They both are designed to support all the possible versions of the algorithm and are implemented in Xilinx Virtex-4, Virtex-5, and Virtex-6 FPGAs. Based on the experimental results, the proposed architectures outperform the existing ones in terms of Throughput/Area factor, regarding all FPGA platforms and JH algorithm's versions.

show abstract

Section: Related Workmentioning

confidence: 99%

Section: Related Workmentioning

confidence: 99%

Section: Related Workmentioning

confidence: 99%

Section: Related Workmentioning

confidence: 99%

See 2 more Smart Citations

High-throughput Hardware Architectures of the JH Round-three SHA-3 Candidate - An FPGA Design and Implementation Approach

Athanasiou

Chalkou

Bardis³

et al. 2012

Proceedings of the International Conference on Security and Cryptography

View full text Add to dashboard Cite

show abstract

“…Instead, a large number of hardware architectures for the SHA-3 candidates (including the JH function) have been developed to perform a comparative study among them. Specifically, design implementations of round-2 candidates were studied in terms of performance, area and throughput [14][15][16][17][18][19][20][21][22][23], whereas a similar study was performed for the round-3 finalists [23][24][25][26][27][28][29][30][31][32][33][34][35][36][37][38][39]. The above studies include FPGA and application-specific integrated circuit (ASIC) implementations; FPGA implementations are provided in [14, 17-20, 22-24, 28, 29, 31-37].…”

Section: Introductionmentioning

confidence: 99%

High‐performance FPGA implementations of the cryptographic hash function JH

Athanasiou¹,

Michail

Theodoridis³

et al. 2013

IET Computers & Digital Techniques

View full text Add to dashboard Cite

Hash functions are included in almost all cryptographic schemes and security protocols for providing authentication services. JH is a new hash function, introduced in 2008 and it is among the five finalists of the international competition for developing the new hash standard SHA-3. In this study, one non-pipelined and four pipelined architectures are introduced for developing high-performance field-programmable gate array (FPGA) designs of the JH function. Special effort has been paid and various design alternatives have been studied to derive efficient FPGA implementations in terms of frequency, area and throughput/ area cost factor. Compared with the best existing non-pipelined FPGA implementations, the throughput/area is improved by 48, 13.5 and 17.8% in Xilinx Virtex-4, Virtex-5 and Virtex-6 families, respectively, and by 6.8 and 21.2% in ALTERA Stratix-III and Stratix-IV, respectively. Also, the improvements of the throughput/area factor of the introduced pipelined architectures over the existing ones are 37.5, 73.1, 15 and 26.3% in Virtex-5, Virtex-6, Stratix-III and Stratix-IV technologies, respectively.

show abstract

Methodologies for deriving hardware architectures and VLSI implementations for cryptographic embedded systems

Athanasiou¹,

Athanasiou²

View full text Add to dashboard Cite

Ο 21ος αιώνας θεωρείται η εποχή της μαζικής επικοινωνίας και της ηλεκτρονικής πληροφορίας. Υπάρχει μία δραματική αύξηση των ηλεκτρονικών συναλλαγών σε όλο τον κόσμο. Αυτές οι ηλεκτρονικές επικοινωνίες και συναλλαγές ποικίλουν από αποστολή και λήψη πακέτων δεδομένων μέσω του Διαδικτύου ή αποθήκευση πολυμεσικών δεδομένων, έως και κρίσιμες οικονομικές ή/και στρατιωτικές υπηρεσίες. Όμως, αυτή η εξέλιξη αναδεικνύει την ανάγκη για περισσότερη ασφάλεια, ιδιαίτερα στις περιπτώσεις όπου οι πληροφορίες που ανταλλάσσονται αφορούν ευαίσθητα ή/και εμπιστευτικά δεδομένα. Σε αυτές τις περιπτώσεις, η ασφάλεια θεωρείται αναπόσπαστο χαρακτηριστικό των εμπλεκομένων εφαρμογών και συστημάτων. Η ασφάλεια επιτυγχάνεται μέσω της κρυπτογράφησης και της αυθεντικοποίησης. Η αυθεντικοποίηση γίνεται χρησιμοποιώντας πρωτόκολλα αυθεντικοποίησης που βασίζονται σε κρυπτογραφικές συναρτήσεις κατακερματισμού. Συνεπώς, οι τελευταίες παίζουν πολύ σημαντικό ρόλο στον τομέα της ασφάλειας και, όπως συμβαίνει στην πλειοψηφία των βασικών αλγορίθμων ασφαλείας, οι υλοποιήσεις σε λογισμικό (software) επικρατούν στις μέρες μας. Παρόλα αυτά, οι υλοποιήσεις σε υλικό (hardware) είναι η κύρια επιλογή όσον αφορά στρατιωτικές εφαρμογές και εφαρμογές κρίσιμης ασφάλειας. Η NSA, για παράδειγμα, εξουσιοδοτεί μόνο υλοποιήσεις σε υλικό. Αυτό γιατί οι υλοποιήσεις σε υλικό είναι πολύ γρηγορότερες από τις αντίστοιχες σε λογισμικό, ενώ προσφέρουν και υψηλά επίπεδα «φυσικής» ασφάλειας λόγω κατασκευής. Έτσι, όσον αφορά τις κρυπτογραφικές συναρτήσεις κατακερματισμού, όπως ισχύει γενικά στις υλοποιήσεις υλικού, ανακύπτουν τρία (ανάμεσα σε άλλα) κύρια θέματα: Επιδόσεις, Αξιοπιστία, Ευελιξία. Σκοπός της παρούσας διατριβής είναι να παράσχει λύσεις υλοποίησης σε υλικό για κρυπτογραφικές συναρτήσεις κατακερματισμού, στοχεύοντας στα τρία κύρια ζητήματα που αφορούν υλοποιήσεις σε υλικό, τα οποία προαναφέρθηκαν (Επιδόσεις, Αξιοπιστία, Ευελιξία). Συγκεκριμένα, προτείνονται μεθοδολογίες σχεδιασμού αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθαυτές) για τις οικογένειες SHA-1 και SHA-2 (τρέχοντα πρότυπα συναρτήσεων κατακερματισμού) οι οποίες επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης. Επίσης, προτείνονται αρχιτεκτονικές οι οποίες επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης για τις νέες κρυπτογραφικές συναρτήσεις JH και Skein. Οι προτεινόμενες αρχιτεκτονικές υλικού παρουσιάζουν τις υψηλότερες επιδόσεις ρυθμαπόδοσης/επιφάνεια σε σχέση με όλες τις προϋπάρχουσες στη βιβλιογραφία. Ακόμα, προτείνονται για πρώτη φορά μεθοδολογίες σχεδιασμού πλήρως αυτοελεγχόμενων αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθαυτές) για τις οικογένειες SHA-1 και SHA-2. Οι αρχιτεκτονικές αυτές έχουν τη δυνατότητα να ανιχνεύουν πιθανά λάθη κατά τη λειτουργία τους ενώ επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης. Επιπρόσθετα είναι αποδοτικότερες ως προς την επιφάνεια, τη ρυθμαπόδοση/επιφάνεια, και την κατανάλωση ενέργειας σε σχέση με τις αντίστοιχες αρχιτεκτονικές που προκύπτουν με διπλασιασμό υλικού. Τέλος, προτείνονται μεθοδολογίες σχεδιασμού πολύτροπων αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθαυτές) για τις οικογένειες SHA-1 και SHA-2. Οι αρχιτεκτονικές αυτές έχουν τη δυνατότητα να υποστηρίξουν παραπάνω από μία συνάρτηση ενώ επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης. Επίσης, είναι αποδοτικότερες όσον αφορά την επιφάνεια και τη ρυθμαπόδοση/επιφάνεια σε σχέση με τις αντίστοιχες πολύτροπες αρχιτεκτονικές που παράγονται από εμπορικό εργαλείο σύνθεσης.

show abstract

Low Power FPGA Implementations of JH and Fugue Hash Functions

Cited by 3 publications

References 6 publications

High-throughput Hardware Architectures of the JH Round-three SHA-3 Candidate - An FPGA Design and Implementation Approach

High-throughput Hardware Architectures of the JH Round-three SHA-3 Candidate - An FPGA Design and Implementation Approach

High‐performance FPGA implementations of the cryptographic hash function JH

Methodologies for deriving hardware architectures and VLSI implementations for cryptographic embedded systems

Contact Info

Product

Resources

About