Proceedings of the 2018 International Conference on Supercomputing 2018
DOI: 10.1145/3205289.3205307
|View full text |Cite
|
Sign up to set email alerts
|

High-Performance, Low-Complexity Deadlock Avoidance for Arbitrary Topologies/Routings

Abstract: Recently, the use of graph-based network topologies has been proposed as an alternative to traditional networks such as tori or fattrees due to their very good topological characteristics. However they pose practical implementation challenges such as the lack of deadlock avoidance strategies. Previous proposals are either exceedingly complex, underutilise network resources or lack flexibility. We propose-and prove formally-three generic, low-complexity deadlock avoidance mechanisms that only require local info… Show more

Help me understand this report

Search citation statements

Order By: Relevance

Paper Sections

Select...
1

Citation Types

0
0
0
2

Year Published

2019
2019
2024
2024

Publication Types

Select...
3
1

Relationship

1
3

Authors

Journals

citations
Cited by 4 publications
(2 citation statements)
references
References 29 publications
0
0
0
2
Order By: Relevance
“…INSEEk bideratzaileen eredu oso zehatza dauka (phit mailan), eta bai trafiko sintetikozko patroiak bai egiazko aplikazioetatik ateratako lan-kargak erabil ditzake. Horretaz gain, hainbat mekanismo dauzka elkar blokeatzea saihesteko topologia eta bideraketa askotarako [14]. Topologia horien errendimendua neurtzeko trafiko uniformea eta bisect izeneko trafikoa erabili ditugu.…”
Section: Topologien Ebaluazioaunclassified
See 1 more Smart Citation
“…INSEEk bideratzaileen eredu oso zehatza dauka (phit mailan), eta bai trafiko sintetikozko patroiak bai egiazko aplikazioetatik ateratako lan-kargak erabil ditzake. Horretaz gain, hainbat mekanismo dauzka elkar blokeatzea saihesteko topologia eta bideraketa askotarako [14]. Topologia horien errendimendua neurtzeko trafiko uniformea eta bisect izeneko trafikoa erabili ditugu.…”
Section: Topologien Ebaluazioaunclassified
“…Bestetik, goiko mailak guztiz aldakorrak dira FPGA-k erabiltzen dituzten bideratzaileak [5] darabiltzatelako. Hori dela eta, konputazio-eta sare-elementuak era batean baino gehiagotan lotu daitezke ausazko topologiak osatzeko [14]. Malgutasun horri esker bai topologia zuzenak, bideratzaileen arteko zuzeneko konexioak erabiltzen dituztenak, bai zeharkako topologiak, bideratzaile osagarriak erabiltzen dituztenak, eraiki ditzakegu.…”
unclassified