Exploiting TLS Parallelism at Multiple Loop-Nest Levels

Packirisamy, Venkatesan; Zhai, Antonia

doi:10.1109/icpads.2009.143

Cited by 2 publications

(2 citation statements)

References 11 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Meanwhile, nested data processing has been explored by the database community for several decades, such as Volcano [Graefe 1994] data-flow query processing systems. In the compiler community, Packirisamy and Zhai [2009] design a new algorithm to exploit parallelism for programs with nested loops by statically mapping cores to different levels of loop-nests. We observed that the Map-Reduce programming model also could be paralleled in two dimensions and it could be efficiently implemented on multicore architecture.…”

Section: Nested Data Parallelismmentioning

confidence: 99%

Tiled-MapReduce

Chen

2013

ACM Trans. Archit. Code Optim.

View full text Add to dashboard Cite

The prevalence of chip multiprocessors opens opportunities of running data-parallel applications originally in clusters on a single machine with many cores. MapReduce, a simple and elegant programming model to program large-scale clusters, has recently been shown a promising alternative to harness the multicore platform. The differences such as memory hierarchy and communication patterns between clusters and multicore platforms raise new challenges to design and implement an efficient MapReduce system on multicore. This article argues that it is more efficient for MapReduce to iteratively process small chunks of data in turn than processing a large chunk of data at a time on shared memory multicore platforms. Based on the argument, we extend the general MapReduce programming model with a "tiling strategy", called Tiled-MapReduce (TMR). TMR partitions a large MapReduce job into a number of small subjobs and iteratively processes one subjob at a time with efficient use of resources; TMR finally merges the results of all subjobs for output. Based on Tiled-MapReduce, we design and implement several optimizing techniques targeting multicore, including the reuse of the input buffer among subjobs, a NUCA/NUMA-aware scheduler, and pipelining a subjob's reduce phase with the successive subjob's map phase, to optimize the memory, cache, and CPU resources accordingly. Further, we demonstrate that Tiled-MapReduce supports fine-grained fault tolerance and enables several usage scenarios such as online and incremental computing on multicore machines. Performance evaluation with our prototype system called Ostrich on a 48-core machine shows that Ostrich saves up to 87.6% memory, causes less cache misses, and makes more efficient use of CPU cores, resulting in a speedup ranging from 1.86x to 3.07x over Phoenix. Ostrich also efficiently supports fine-grained fault tolerance, online, and incremental computing with small performance penalty.

show abstract

Section: Nested Data Parallelismmentioning

confidence: 99%

Tiled-MapReduce

Chen

2013

ACM Trans. Archit. Code Optim.

View full text Add to dashboard Cite

show abstract

“…TLS, já citada anteriormente, é um bom exemplo deste tipo de heurística. Em especial, é possível ver em [39] o uso de TLS para permitir a laços aninhados o usufruto do potencial de processadores multicore. A implementação apresentada neste artigo não exigia modificações no hardware atual, mas obteve cerca de 15% de ganho, na média, no tempo de execução dos programas testados.…”

Section: Capítulo 2 Revisão Bibliográficaunclassified

Paralelização automática de laços para arquiteturas multicore

Vieira¹,

Rigo²

View full text Add to dashboard Cite

Embora muitos programas possuam uma forma regular de paralelismo, que pode ser expressa em termos de laços paralelos, muitos exemplos importantes não a possuem. Loop skewing é uma transformação que remodela o espaço de iteração dos laços para que seja possível expressar o paralelismo implícito através de laços paralelos. Como consequência da complexidade em se modificar o espaço de iteração dos laços, e de possíveis problemas causados por transformações deste tipo -como o possível aumento na taxa de miss em caches -, no geral, elas não são largamente utilizadas.Neste projeto, implementamos a transformação loop skewing sobre o compilador da linguagem C presente no GCC (GNU Compiler Collection), de forma a permitir a assistência pelo programador. Utilizamos a ferramenta Graphite como base para a implementação da otimização, apenas representando-a como uma transformação afim sobre um objeto matemático multidimensional chamado polítopo.Mostramos, através de um estudo detalhado sobre o modelo matemático denominado modelo politópico, que laços com estruturas específicas -perfeitamente aninhados, com limites e acesso à memória descritos por funções afins -poderiam ser representados como polítopos, e que transformações aplicadas a estes seriam espelhadas no código gerado a partir desses polítopos. Dessa forma, qualquer transformação que possa ser estruturada como uma transformação afim sobre um polítopo, poderá ser implementada.Mostramos, ainda, durante a análise de desempenho, que transformações deste tipo são viáveis e, apesar de algumas limitações impostas pela infraestrutura do GCC, aumentam relativamente o desempenho das aplicações compiladas com ela -obtivemos um ganho máximo de aproximadamente 115% para o uso de quatro threads em uma das aplicações executadas. Verificamos o impacto do uso de programas já paralelizados manualmente sobre a plataforma, e obtivemos um ganho máximo de 11% nesses casos, mostrando que ainda aplicações paralelizadas podem conter paralelismo implícito.

show abstract

Exploiting TLS Parallelism at Multiple Loop-Nest Levels

Cited by 2 publications

References 11 publications

Tiled-MapReduce

Tiled-MapReduce

Paralelização automática de laços para arquiteturas multicore

Contact Info

Product

Resources

About