Efficient Design of FGMOS-Based Low-Power Low-Voltage XOR Gate

Sharma, Uma; Jhamb, Mansi

doi:10.1007/s00034-022-02239-5

Cited by 6 publications

(2 citation statements)

References 27 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…As compared to FGMOS-NAND gate, it offers 14.68× (depicted in figure 10(a)) reduced propagation delay. Also, power consumption of FG-CNTFET technology is much lesser than the FGMOS technology [37,38].…”

Section: Conclusion and Future Scopementioning

confidence: 99%

Variability aware ultra-low power design of NOR/NAND gate using non-conventional techniques

Sharma,

Jhamb

2024

Eng. Res. Express

Self Cite

View full text Add to dashboard Cite

Fundamental to digital signal processing applications such as the Arithmetic Logic Unit (ALU), logic gates serve as the foundational components. This paper presents NOR and NAND gates engineered for operation within the ultra-low voltage (LV) and low power domains (LP). Utilizing the floating gate MOSFET (FGMOS) approach, this study adopts a strategy to enhance performance, focusing on reducing design complexity and minimizing power consumption.The proposed FGMOS-NAND/NOR gate design is investigated for important device parameters such as power (pwr), delay (tp), power delay product (PDP), and energy delay product (EDP). At 0.7 V supply, the overall power consumption of the FGMOS NOR and NAND gates is 0.442nW and 0.323nW, respectively. Further, carbon nanotube field effect transistor (CNTFET) technology is used to implement NOR and NAND gates in this research work. A rigorous comparative analysis was conducted in this research study to assess the performance of non-conventional technologies, specifically field-effect transistors with floating gate (FGMOS) and carbon nanotube field-effect transistors (CNFET), in comparison to the conventional complementary metal-oxide-semiconductor (CMOS) technology. Notably, our investigation revealed that when carbon nanotube field-effect transistor (CNTFET) technology is synergistically employed in conjunction with FGMOS technology, the overall circuit performance is significantly enhanced. Furthermore, in order to estimate the robustness and reliability of the proposed designs, comprehensive analysis pertaining to delay and power-delay product (PDP) variability were meticulously carried out within the scope of this research article.

show abstract

Section: Conclusion and Future Scopementioning

confidence: 99%

Variability aware ultra-low power design of NOR/NAND gate using non-conventional techniques

Sharma,

Jhamb

2024

Eng. Res. Express

Self Cite

View full text Add to dashboard Cite

show abstract

“…𝐶 𝑖 , giriş geçiti ile yüzen geçit arasındaki kapasite ve 𝑉 𝑖 giriş voltajıdır. 𝐶 𝐺𝑆 , 𝐶 𝐺𝐷 ve 𝐶 𝐺𝐵 terminaller arasındaki kapasiteler ve 𝐶 𝑇 ise toplam kapasite değeridir ve Eşitlik 7'de verilmektedir [15]. 𝐶 𝑇 = ∑ 𝐶 𝑖 Bu eşitlikten görüldüğü gibi FGMOS yapısında bulunan kapasitelerin 𝑉 𝐹𝐺 ile giriş gerilimleri arasındaki ilişkiyi etkileyen bir faktör olduğu görülmektedir.…”

unclassified

Düşük Gerilim Düşük Güçlü MOSFET Tasarım Yöntemlerinin İncelenmesi

Doğan Sekreter,

Uygur,

Alçı

2024

Journal of Polytechnic

View full text Add to dashboard Cite

ÖZ Düşük güçlü ve düşük gerilimli sistemler, taşınabilir elektronik cihazlardan otomotiv sektörüne kadar birçok alanda karşımıza çıkmaktadır. Bu nedenle bu konu üzerinde birçok çalışma yapılmaktadır. MOSFET’lerin, veriminin yüksek, anahtarlama hızının yüksek ve boyutlarının küçük olmasından dolayı analog devre tasarımında kullanılan bir yapıdır. Fakat düşük gerilim düşük güçlü sistemlerde eşik geriliminin oransal olarak düşük olmaması karşılaşılan problemlerden biridir. Eşik gerilimi probleminin üstesinden gelmek amacıyla geliştirilen yöntemler bu çalışmada kapsamlı bir literatür çalışması yapılarak incelenmektedir. Geliştirilen yöntemler detaylı olarak incelenmekte ve devre yapılarına sunduğu avantajlar ve dezavantajlar hakkında bilgiler de verilmektedir.

show abstract

Design-Space Exploration of Conventional/Non-conventional Techniques for XOR/XNOR Cell

Sharma,

Jhamb

2023

Lecture Notes in Electrical Engineering

View full text Add to dashboard Cite

Efficient Design of FGMOS-Based Low-Power Low-Voltage XOR Gate

Cited by 6 publications

References 27 publications

Variability aware ultra-low power design of NOR/NAND gate using non-conventional techniques

Variability aware ultra-low power design of NOR/NAND gate using non-conventional techniques

Düşük Gerilim Düşük Güçlü MOSFET Tasarım Yöntemlerinin İncelenmesi

Design-Space Exploration of Conventional/Non-conventional Techniques for XOR/XNOR Cell

Contact Info

Product

Resources

About