Dual output three-level boost power factor correction converter with unbalanced loads

Pinheiro, J.R.; Vidor, Dalton L. R.; Gründling, Hilton Abílio

doi:10.1109/pesc.1996.548663

Cited by 43 publications

(12 citation statements)

References 5 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…O retificador boost três níveis com fator de potência corrigido (Three-level boost power factor corrected TLB-PFC) está sendo cada vez mais utilizado devido às seguintes vantagens: (i) os interruptores e diodos são projetados para suportar somente a metade da tensão do barramento cc; (ii) o volume do indutor do TLB é um quarto do volume do indutor do boost convencional [1,2]; (iii) é possível a regulação da tensão do ponto central do barramento cc [2]. Como resultado, este conversor é atrativo para aplicações de alta tensão no barramento cc e alta potência.…”

Section: Introductionunclassified

“…Circuitos integrados dedicados para correção de fator de potência têm sido amplamente utilizados pela industria. Nestes casos, os controladores são geralmente projetados baseados em modelos de pequenos sinais e/ou modelos médios no domínio de tempo contínuo [2,3,4,5]. Por outro lado, controladores digitais estão se tornando cada vez mais baratos, tornando-os fortes candidatos para a substituição dos circuitos analógicos convencionais [6,7,8].…”

Section: Introductionunclassified

“…Existem basicamente dois modos de se projetar um controlador digital: (i) o controlador é projetado baseado em um modelo contínuo e posteriormente é discretizado para a implementação digital [2,13,14]; (ii) o modelo do sistema no domínio de tempo contínuo é discretizado e então um controlador digital é projetado no domínio de tempo discreto. O primeiro método geralmente é preferível uma vez que as técnicas de controle no domínio de tempo contínuo são bem conhecidas.…”

Section: Introductionunclassified

“…A lógica de chaveamento que garante a divisão simétrica de tensão do barramento cc para o TLB-PFC proposta em [2] é utilizada. Desta forma, um modelo não linear considerando a lógica de chaveamento utilizada é obtido.…”

Section: Introductionunclassified

See 3 more Smart Citations

Modelagem e controle discreto para o retificador PFC Boost três níveis

Baggio¹,

Hey²,

Gründling³

et al. 2002

Eletrônica de Potência

View full text Add to dashboard Cite

Resumo -Este artigo apresenta um controlador discreto para o retificador boost três níveis com fator de potência corrigido. Modelos discretos lineares de primeira ordem para ambas as malhas de tensão e corrente são apresentadas. Controladores servos com realimentação de estados são utilizados, sendo projetados utilizando-se um regulador linear quadrático discreto. Além disto, um observador de estados preditivo é utilizado para compensar o tempo de atraso associado à implementação em processadores digitais. É apresentada uma descrição detalhada da lógica de comando que garante a divisão simétrica de tensão do barramento cc. Resultados experimentais de um retificador de 1.5kW são apresentados para validar a análise desenvolvida bem como para demonstrar a boa performance do sistema.Abstract -This paper presents a discrete control for the three-level boost power factor corrected rectifier. Linearized discrete models for both the current loop and for the voltage loop are shown. Then, servo controllers with state feedback are developed and designed using the discrete linear quadratic regulator approach. In addition, a predictive state observer is employed to compensate the delay time associated to the discrete implementation. Furthermore, a detailed description of the logic command that assures half dc bus sharing is described. Finally, experimental results from a 1.5kW TLB-PFC rectifier are presented to validate the analysis carried out as well as to demonstrate the good performance of the system.

show abstract

Section: Introductionunclassified

See 2 more Smart Citations

Modelagem e controle discreto para o retificador PFC Boost três níveis

Baggio¹,

Hey²,

Gründling³

et al. 2002

Eletrônica de Potência

View full text Add to dashboard Cite

show abstract

“…Boost Inductor Design - [2] , [4], [11] The boost inductance is calculated according to the equations (1) -(3) based on EE ferrite cores: It is found a boost inductance for each pair [input ripple ∆I @ switching frequency f s ]. As it is shown by the above equations, whenever switching frequency and input ripple are increasing the value of boost inductance will go down.…”

Section: Design Procedures To Minimize Boost Pfc Volume Concerning Thementioning

confidence: 99%

Design Procedure to Minimize Boost PFC Volume Concerning the Trade-offs Among Switching Frequency, Input Current Ripple and Soft-Switching

Damasceno¹,

Schuch²,

Pinheiro³

IEEE 36th Conference on Power Electronics Specialists, 2005.

Self Cite

View full text Add to dashboard Cite

The current harmonics injected in the mains by non-linear loads forced the use of pre-regulators to attend the IEC61000-3-2 standards and the CISPR22 recommendations. The increase of the switching frequency reduces the boost inductor volume, but requires a bulky EMI filter to operate according to the standards. Higher frequencies also intensify the switching losses in the semiconductor devices, increasing the heat sinks volume. In the same way, higher current ripple demands a lower boost inductor volume, but it also requires a bulky EMI filter and intensifies the conduction losses. However, the switching losses can be minimized using auxiliary commutation circuits, which reduce the power dissipation over the main semiconductor devices, decreasing the heatsinks volume. The goal of this paper is to present a design methodology to define the input current ripple and the switching frequency to minimize the filters and heat sinks volume using different methods to reduce the switching losses.

show abstract

Pulse delay control for capacitor voltage balancing in a three‐level boost neutral point clamped inverter

Krishna

Soman

Kottayil

et al. 2015

IET Power Electronics

View full text Add to dashboard Cite

The cross regulation effect in multi-output DC/DC converters offers a reliable support for the grid integration of multilevel inverters by balancing the capacitor voltages. The capacitor voltage balancing by single input dual output boost converter is often realised by conventional three-level switching scheme. The three-level operation benefits lower inductor ripple current, but it limits the maximum possible compensation voltages. In this study, the entire operating modes of the boost converter is presented and all the possible cases which contribute to the voltage balancing are employed for balancing the capacitor voltages in a three-level neutral point clamped inverter. A proportional-integral controller based duty ratio control and pulse delay control are used for DC link voltage regulation and capacitor voltage balancing. Since the classical state-space averaging technique is not suitable for SIDO converters, inductor current ripple averaging technique is utilised for controller design. The circuit simulation is performed in Matlab/Simulink. The digital controller is realised using the Virtex-5FPGA in Labview/CompactRIO module. Both simulation and experimental results are presented to validate the controller performance. www.ietdl.org 268This is an open access article published by the IET under the Creative Commons Attribution License

show abstract

Dual output three-level boost power factor correction converter with unbalanced loads

Cited by 43 publications

References 5 publications

Modelagem e controle discreto para o retificador PFC Boost três níveis

Modelagem e controle discreto para o retificador PFC Boost três níveis

Design Procedure to Minimize Boost PFC Volume Concerning the Trade-offs Among Switching Frequency, Input Current Ripple and Soft-Switching

Pulse delay control for capacitor voltage balancing in a three‐level boost neutral point clamped inverter

Contact Info

Product

Resources

About