Design of three-dimensional real-time disparity system using stereo images

Kang, Bongsoon; Woo, Kwangje; Hong, Chang-Hee; Hong, Dooil; Yang, Huaidong

doi:10.1016/j.cap.2003.09.009

Cited by 2 publications

(3 citation statements)

References 2 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Based on the results obtained and the Les saved, the final selection of the proposed architecture would be the fourth architecture where that architecture gives the same result as the fifth architecture tested. Table 2 compares between the proposed architecture and other systems in the literature implemented by Pascal Fua [3], Divyang K. Masrani [6], Bongsoon Kang [11], D. Chaikalis [12], Stefania Perri [5] and Dustin Lang [4]. According to Altera's classification, Cyclone II is a low cost FPGA [13].…”

Section: Resultsmentioning

confidence: 99%

“…The number of similar pixels is added up for each window, having the value from 0 to 9. (11) Where 0 ≤ j ≤ 8 and 0 ≤ k ≤ 31 (12) These sums of absolute difference (SAD[k]) are compared to find the smallest value (min SAD[k]). The window on the right line buffer which produces min(SAD[k]) and max similar pixels (max(Sim[k])) is consider to be "matched" with the left window.…”

Section: Sad[k] = ∑ D[j][k]mentioning

confidence: 99%

See 1 more Smart Citation

Resource minimization in a real-time depth-map processing system on FPGA

Tan

Hamid

Sebastian

et al. 2011

TENCON 2011 - 2011 IEEE Region 10 Conference

View full text Add to dashboard Cite

Depth-map algorithm allows camera system to estimate depth. It is a computational intensive algorithm, but can be implemented with high speed on hardware due to the parallelism property. When depth-map algorithm is implemented on FPGA, resource consumption is one of the issues. The problem is normally resolved by modifying the algorithm, but the problem can also be solved by implementing new hardware architectures without modification of the depthmap algorithm. This work implemented five different processor architectures for the sum of absolute difference (SAD) depth-map algorithm on FPGA in real-time. Resource usage and performance of these architectures were compared. Memory contention and bandwidth constraints were resolved by using self-initiative memory controller, FIFOs and line buffers. Parallel processing was utilized to achieve high processing speed at low clock frequency. Memory-based line buffers were used instead of register-based line buffers to save 62.4% of logic elements (LEs) used. Usage of registers to replace repetitive subtractors saves 24.75% of LEs. The system achieves performance of 295 mega pixel disparity per second(MPDS) for the architecture with 640x480 pixels image, 3x3 pixels window size, 32 pixels disparity range and 30 frames per second. It achieves processing speed of 590 MPDS for the 64 pixels disparity range architecture. The disparity matching module works at the frequency of 10 MHz and produces one pixel of result every clock cycle.

show abstract

Section: Resultsmentioning

confidence: 99%

Section: Sad[k] = ∑ D[j][k]mentioning

confidence: 99%

Resource minimization in a real-time depth-map processing system on FPGA

Tan

Hamid

Sebastian

et al. 2011

TENCON 2011 - 2011 IEEE Region 10 Conference

View full text Add to dashboard Cite

show abstract

“…Εκτός από τις παραπάνω, υπάρχουν κι άλλες υλοποιήσεις αλγορίθµων τοπικής αντιστοίχησης µε διάταξεις FPGA [117,118]. Αυτές καταδεικνύουν ότι οι πλατφόρµες διαµορφούµενου υλικού είναι κατάλληλες για τη σχεδίαση και πρωτοτυποποίηση συστηµάτων πραγµατικού χρόνου, για την ανίχνευση βάθους µε βάση τις τεχνικές της µηχανικής όρασης.…”

Section: σύγκριση µε άλλες υλοποιήσεις τοπικής αντιστοίχησηςunclassified

Ανάπτυξη Και Υλοποίηση Νέων Τεχνικών Εντοπισμού Αυτόνομων Ρομποτικών Συστημάτων Για Εφαρμογές Πραγματικού Χρόνου

Καλόμοιρος¹,

Kalomiros²

View full text Add to dashboard Cite

Έχοντας ήδη την εµπειρία της εκπόνησης µιας διδακτορικής διατριβής στον τοµέα της τεχνολογίας των ηµιαγωγικών υλικών και διατάξεων, καθώς και µια σειρά εργασιών, η προσπάθειά µου για την εκπόνηση µιας δεύτερης διατριβής στον τοµέα των ηλεκτρονικών συστηµάτων υπολογιστικής ευφυΐας είχε βάσεις σε εµπεδωµένη ερευνητική µεθοδολογία και πρακτική. Παρ' όλα αυτά, η ανάπτυξη και υλοποίηση εξειδικευµένου υλικού (hardware) για τον εντοπισµό αυτόνοµων οχηµάτων και την ταυτόχρονη παραγωγή τρισδιάστατων χαρτών του περιβάλλοντος σε πραγµατικό χρόνο, αποδείχτηκε ιδιαίτερα απαιτητική εργασία, που θα ήταν αδύνατο να ολοκληρωθεί χωρίς τη βοήθεια και τη στήριξη πολλών δασκάλων, συνεργατών και φίλων.Ιδιαίτερα, ευχαριστώ τον επιβλέποντα κ. Ιωάννη Λυγούρα, αναπληρωτή καθηγητή του Τµήµατος Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών της Πολυτεχνικής σχολής του ∆ΠΘ, για την καθοδήγησή του σε όλα τα βήµατα αυτής της εργασίας. Ήταν αυτός που µε βοήθησε να θέσω το πλαίσιο και τους επιµέρους στόχους αυτής της ερευνητικής δουλειάς. Μου προσέφερε καίριες υποδείξεις, ενώ ταυτόχρονα µου έδωσε την ελευθερία που χρειαζόµουν, ώστε να εργαστώ παραγωγικά.Ευχαριστώ πολύ τον καθηγητή του ∆ΠΘ κ. Νικόλαο Παπαµάρκο για την εγκάρδια υποστήριξη και το κουράγιο που µου έδωσε ως µέλος της τριµελούς επιτροπής, καθώς και για όλες τις γνώσεις που µου χάρισε σε προχωρηµένα θέµατα επεξεργασίας εικόνας.Πολλές ευχαριστίες ανήκουν στον αναπληρωτή καθηγητή του Τµήµατος Φυσικής του ΑΠΘ κ. Θεόδωρο Λαόπουλο, µέλος της τριµελούς συµβουλευτικής επιτροπής, για τη διαρκή ενθάρρυνση, τις συµβουλές και τη διακριτική του παρουσία σε όλα τα στάδια της εκπόνησης της διατριβής. Το ίδιο, ευχαριστώ τον επίκουρο καθηγητή του ∆ΠΘ κ. Γεώργιο Συρακούλη για το φιλικό ενδιαφέρον και τις χρήσιµες συµβουλές του σε θέµατα που ο ίδιος γνωρίζει σε βάθος.Ευχαριστίες αρµόζουν και στον κ. Tejas Vaghela, επικεφαλής του τοµέα λογισµικού της εταιρίας System Level Solutions, για την άριστη συνεργασία µας κατά την ανάπτυξη του ελεγκτή USB2.0.Τους συναδέλφους µου διδάσκοντες στο Τµήµα Πληροφορικής και Επικοινωνιών του ΤΕΙ Σερρών ευχαριστώ που µου δώσανε το κίνητρο και τη στήριξη, ώστε να φέρω σε πέρας το δύσκολο εγχείρηµα.Τέλος, ευχαριστώ τη σύζυγό µου Χριστίνα Καρακώτσου, διδάκτορα του Τµήµατος Φυσικής του ΑΠΘ, για την κατανόηση, τη βοήθεια και την υποµονή της όλα αυτά τα χρόνια της σκληρής προσπάθειας και της ατελείωτης µελέτης. Το ίδιο ευχαριστώ τα αγόρια µου, τον Αλέξανδρο και τον Θοδωρή, που µε ανέχονται να τους κλέβω συνέχεια τον χρόνο που τους ανήκει.

show abstract

Design of three-dimensional real-time disparity system using stereo images

Cited by 2 publications

References 2 publications

Resource minimization in a real-time depth-map processing system on FPGA

Resource minimization in a real-time depth-map processing system on FPGA

Ανάπτυξη Και Υλοποίηση Νέων Τεχνικών Εντοπισμού Αυτόνομων Ρομποτικών Συστημάτων Για Εφαρμογές Πραγματικού Χρόνου

Contact Info

Product

Resources

About