A two-dimensional model of the avalanche effects in MOS transistors

Schutz, A.; Selberherr, S.; Pötzl, H.

doi:10.1016/0038-1101(82)90105-8

Cited by 59 publications

(5 citation statements)

References 10 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…The domain dimensions 0, and 0, define the actual region simulated in two dimensions by FIELDAY; the remaining substrate rewhere V, is the forward voltage of a junction (10.6 V) and R, is the total sistance is modeled as a lumped resistor. The RsuB value given in Table resistance (lumped and distributed) between the backside bias generator 1 is calculated according to [5,6] and the source. distributed bulk resistances, RB E K -I , where R, is for unit device width (Qcm) .…”

Section: Variable Transformationsmentioning

confidence: 99%

A study of avalanche breakdown in scaled n-MOSFETs

Laux

Gaensslen²

1984

1984 International Electron Devices Meeting

View full text Add to dashboard Cite

show abstract

Section: Variable Transformationsmentioning

confidence: 99%

A study of avalanche breakdown in scaled n-MOSFETs

Laux

Gaensslen²

1984

1984 International Electron Devices Meeting

View full text Add to dashboard Cite

show abstract

“…As the negative influence of parasitic BJTs on MOSFETs becomes stronger with decreasing channel length [6], snapback breakdown is considered one of the major failure mechanisms of short-channel MOSFETs. Although snapback breakdown has been analytically and numerically studied [7], [8], [9], [10] at the single-device level, to the best of our knowledge, few studies have been performed on the snapback breakdown behavior of multi-finger MOSFETs.…”

Section: Introductionmentioning

confidence: 99%

Influence of Hole Current Crowding on Snapback Breakdown in Multi-Finger MOSFETs

Lee

Kim

et al. 2023

IEEE Access

View full text Add to dashboard Cite

The snapback breakdown behavior of multi-finger MOSFETs was investigated using a device simulation. It is shown that snapback breakdown voltage (SNBV) varies depending on the source/drain configuration, even with the same two-finger structure. This results from the hole current crowding below the shared source, which further increases forward biasing at the source-substrate junction and eventually leads to premature activation of the parasitic bipolar junction transistor (BJT). Double-pocket implantation successfully suppresses the hole current crowding and also achieves higher SNBV for two-finger MOSFET.INDEX TERMS Snapback breakdown, impact ionization, parasitic bipolar junction transistor (BJT), pocket implantation, multi-finger MOSFET.

show abstract

“…P channel device.] -phénomène cité dans la littérature anglo-saxonne sous quatre terminologies différentes, second breakdown [1], snap-back [2] ou switch-back [3] ou latchback [4] phenomenon -, se traduit sur un transistor à canal N, par l'apparition d'une résistance négative, se manifestant après que la tension de drain ait atteint une valeur maximale VDBR, qui dépend elle-même de la tension appliquée entre grille et substrat (Fig. 2).…”

Section: Introductionunclassified

Premier et second claquages dans les transistors M.O.S.

Tranduc

Rossel

Sanchez

1984

Rev. Phys. Appl. (Paris)

View full text Add to dashboard Cite

2014 Cet article décrit les mécanismes qui sont à l'origine du phénomène de Second Claquage dans le transistor M.O.S., à savoir l'apparition d'une caractéristique à résistance négative en régime d'avalanche.Dans le cas des transistors à canal N, on montre que le lieu critique de basculement est lié, à bas niveau de courant, à l'« effet substrat » du T. MOS : la modulation du courant de drain est due à la polarisation interne du substrat auto-générée par le courant de porteurs majoritaires créés par ionisation par choc dans la zone pincée du canal de conduction. Le lieu critique qui en résulte, suit une loi en I-D 1/8 dans le plan des caractéristiques de sortie. A plus fort niveau de courant, la possibilité de mise en conduction du transistor bipolaire latéral est prise en compte; elle se traduit par un lieu critique en I-D 1/4. Cette étude est complétée par l'évaluation de l'influence des courants « sous le seuil ». La résolution numérique du système d'équations mises en jeu, permet de rendre compte des différents cas de figures rencontrés dans la pratique; en particulier, l'effet pénalisant de la charge des porteurs injectés au drain, sur la valeur de la tension de maintien après basculement en second claquage, a pu être mis en évidence. Pour terminer, le comportement des structures multi-cellulaires de puissance en régime d'avalanche, est analysé sur la base des mécanismes proposés.

show abstract

A two-dimensional model of the avalanche effects in MOS transistors

Cited by 59 publications

References 10 publications

A study of avalanche breakdown in scaled n-MOSFETs

A study of avalanche breakdown in scaled n-MOSFETs

Influence of Hole Current Crowding on Snapback Breakdown in Multi-Finger MOSFETs

Premier et second claquages dans les transistors M.O.S.

Contact Info

Product

Resources

About