A high-performance data path for synthesizing DSP kernels

Galanis, Michalis D.; Theodoridis, George; Tragoudas, Spyros; Goutis, C.E.

doi:10.1109/tcad.2005.855965

Cited by 29 publications

(88 citation statements)

References 15 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…(a) Εξετάζοντας τις ευέλικτες αρχιτεκτονικές [16], [48], [49] αλλά και τις ASIC υλοποιήσεις [50], [7] υψηλών επιδόσεων, προτείνεται η χρήση σύνθετων δομικών μονάδων με αλυσίδωση λειτουργιών για την αποδοτική απεικόνιση σε υλικό των πρωτογενών αριθμητικών πράξεων της αλγοριθμικής περιγραφής. Δεδομένου ότι οι υπάρχουσες μεθοδολογίες αρχιτεκτονικής σύνθεσης βασίζονται στη χρήση αλγορίθμων βελτιστο-ποίησης που εφαρμόζονται στο επίπεδο αρχιτεκτονικής, οι παραπάνω μεθοδολογίες παράγουν αρχιτεκτονικές υλικού λαμβάνοντας υπόψη μόνο τα σχήματα διασύνδεσης των κόμβων στους DFG γράφους της αλγοριθμικής περιγραφής.…”

Section: Pipeline Depth Reductionunclassified

“…Furthermore, the proposed methodologies delivers high quality coprocessor solutions, achieving significant gains in both execution time and area complexity compared to existing stateof-the-art reconfigurable architectures i.e. [15], [16].…”

Section: Problem 4 Existing Coarse-grained Reconfigurable Architectumentioning

confidence: 99%

“…The latter ones operate at the word level of granularity exhibiting power and performance features comparable to ASIC implementations. The coarse-grained architectures can be further categorized in respect to their interconnection scheme in: (i) array-based [117], [118] and (ii) row-based [119], [120], [15], [49], [16]. Row-based reconfigurable architectures exhibit low area complexity, high hardware utilization and relatively small configuration words.…”

Section: Stephen Hawkingmentioning

confidence: 99%

“…[120], [49]) are based on pre-defined interconnection structures and register allocations which limit the customization of the flexible datapath to the application's domain needs [32]. On the other hand, row-based architectures [119], [16], [121], [122] are synthesized according to: (i) the resource constraints (i.e. the number of processing elements) for the flexible datapath and (ii) the set of kernels that are going to be mapped.…”

Section: Stephen Hawkingmentioning

confidence: 99%

“…Specifically, the comparison with the row-based coarse-grained reconfigurable datapath in [15] have shown an average improvement of 33.9% and 23.5% in latency and area, respectively. Compared to reconfigurable architectures with aggressive chaining opportunities [16], gains of 28.4% in execution time and 53.9% in area complexity are reported. Assuming reconfigurable datapaths with horizontal/vertical parallelism and data forwarding features [17], our methodology delivers an average improvement up to 70% and 30.9% in latency and area, respectively.…”

Section: Introductionmentioning

confidence: 99%

See 4 more Smart Citations

Μεθοδολογίες Αυτοματοποιημένης Εξερεύνησης Και Σύνθεσης Επαναδιατάξιμων Συνεπεξεργαστών Υλικού

Ξύδης¹

View full text Add to dashboard Cite

Οι τεχνολογικές εξελίξεις στον τομέα της μικρο-ηλεκτρονικής επιτρέπουν σήμερα την ανάπτυξη πολύπλοκων ενσωματωμένων υπολογιστικών συσκευών π.χ. κινητά τηλέφωνα, ψηφιακές κάμερες, που κυριαρχούν τη σύγχρονη καθημερινότητα. Οι σχεδιαστές καλούνται να αντιμετωπίσουν την αυξημένη πολυπλοκότητα παρέχοντας σχεδιαστικές λύσεις που ικανοποιούν ένα αντικρουόμενο σύνολο αυστηρών λειτουργικών και οικονομικών περιορισμών. Σήμερα είναι γενικά αποδεκτό ότι χωρίς τη χρήση αυτοματοποιημένων εργαλείων που βελτιστοποιούν αισθητά τις συνιστώσες υλικού και λογισμικού του συστήματος οι σχεδιαστές οδηγούνται στην υιοθέτηση υπο-βέλτιστων σχεδιαστικών λύσεων. Η παρούσα διατριβή στοχεύει στην αντιμετώπιση του παραπάνω προβλήματος μέσω της ανάπτυξης ενός συνόλου μεθοδολογιών σχεδίασης που επιτρέπουν αποδοτική εξερεύνηση και σύνθεση αρχιτεκτονικών λύσεων υλικού και λογισμικού. Πιο συγκεκριμένα οι προτεινόμενες μεθοδολογίες αφορούν (i) την ανάπτυξη εξειδικευμένων λύσεων λογισμικού για δυναμική διαχείριση μνήμης πολύ-νηματικών εφαρμογών και (ii) τη σχεδίαση αποδοτικών λύσεων υλικού τόσο για επαναδιατάξιμες όσο και εξειδικευμένες αρχιτεκτονικές συνεπεξεργαστή. Σε ότι αφορά στις μεθοδολογίες αυτοματοποιημένης εξερεύνησης παρουσιάζεται η μοντελοποίηση και η ανάλυση σε βασικές συνιστώσες του χώρου σχεδίασης των δυναμικών διαχειριστών μνήμης για πολύ-νηματικές εφαρμογές. Προτείνονται νέοι αλγόριθμοι εξερεύνησης και διάσχισης του παραπάνω χώρου σχεδίασης βάσει μεθόδων ορθογώνιου διαχωρισμού των αποφάσεων που επιτρέπουν την πολύ-κριτηριακή εξειδίκευση και την αυτοματοποιημένη παραγωγή λογισμικού των δυναμικών διαχειριστών μνήμης. Επιπλέον προτείνεται μια νέα θεώρηση για την παραμετρική μοντελοποίηση του χώρου σχεδίασης εξειδικευμένων συνεπεξεργαστών υλικού η οποία λαμβάνει υπόψη τις επιδράσεις των σχεδιαστικών αποφάσεων από τα επίπεδα αφαίρεσης συμπεριφοράς αλγορίθμου και αρχιτεκτονικής με στόχο τη συνδυασμένη βελτιστοποίηση της επίδοσης και της επιφάνειας υλικού. Νέοι αλγόριθμοι εξερεύνησης αναπτύχθηκαν ώστε να επιτυγχάνεται γρήγορη αναζήτηση με αποδοτική σύγκλιση στις καθολικά βέλτιστες σχεδιαστικές λύσεις. Σε ότι αφορά στις μεθοδολογίες αρχιτεκτονικής σύνθεσης επαναδιατάξιμων συνεπεξεργαστών υλικού παρουσιάζεται η τεχνική Εισαγωγή Ευελιξίας για κυκλωματική σχεδίαση επαναδιατάξιμων αρχιτεκτονικών αδρομερούς υφής. Η προτεινόμενη τεχνική εκμεταλλεύεται την κατοπτρική συμμετρία στις διασυνδέσεις εξειδικευμένων (μη-επαναδιατάξιμων) αριθμητικών κυκλωμάτων και μέσω κατάλληλων μετασχηματισμών επιτυγχάνει τη σχεδίαση ενός νέου επαναδιατάξιμου μικρο-αρχιτεκτονικού πρότυπου το οποίο συνδυάζει τον οριζόντιο και κάθετο παραλληλισμό με δυνατότητες υπολογιστικής αλυσίδωσης λειτουργιών. Επιπροσθέτως, προτείνεται και μια δεύτερη επαναδιατάξιμη αρχιτεκτονική συνεπεξεργαστή, η οποία βασίζεται στη χρήση μεθόδων αριθμητικής βελτιστοποίησης για σχεδίαση ευέλικτων συνεπεξεργαστών με αλυσίδωση λειτουργιών. Για κάθε επαναδιατάξιμο συνεπεξεργαστή αναπτύχθηκαν νέοι αλγόριθμοι σχεδίασης για αυτοματοποιημένη απεικόνιση εφαρμογών στις προτεινόμενες αρχιτεκτονικές. Η μελέτη της αποδοτικότητας των προτεινόμενων μεθοδολογιών πραγματοποιήθηκε μέσω εκτενών πειραματικών αξιολογήσεων και συγκρίσεων με τις αντίστοιχες σχεδιαστικές λύσεις αιχμής. Σε κάθε περίπτωση, διαπιστώνεται πως η υιοθέτηση των μεθοδολογιών που αναπτύχθηκαν στην παρούσα διατριβή, οδηγεί σε σημαντική μετατόπιση των σχεδιαστικών λύσεων προς πιο αποδοτικές υλοποιήσεις.

show abstract

Section: Pipeline Depth Reductionunclassified

Section: Problem 4 Existing Coarse-grained Reconfigurable Architectumentioning

confidence: 99%

Section: Stephen Hawkingmentioning

confidence: 99%

Section: Stephen Hawkingmentioning

confidence: 99%

Section: Introductionmentioning

confidence: 99%

See 3 more Smart Citations

Μεθοδολογίες Αυτοματοποιημένης Εξερεύνησης Και Σύνθεσης Επαναδιατάξιμων Συνεπεξεργαστών Υλικού

Ξύδης¹

View full text Add to dashboard Cite

show abstract

Comparison of Configurations of Data Path Architecture Developed Using Template

Sundari

Krishnan

2013

Advances in Intelligent Systems and Computing

View full text Add to dashboard Cite

Exploring the speedups of embedded microprocessor systems utilizing a high-performance coprocessor data-path

2007

View full text Add to dashboard Cite

The speedups achieved in a generic microprocessor system by employing a high-performance data-path are presented. The data-path acts as a coprocessor that accelerates time critical code segments, called kernels, thereby increasing the overall performance. The data-path has been previously introduced by the authors and it is composed by Flexible Computational Components (FCCs) that can realize any two-level template of primitive operations. A design flow, integrating the automated coprocessor synthesis method, for executing applications on the system is presented. For evaluating the effectiveness of our coprocessor approach, analytical exploration in respect to the type of the custom data-path and to the microprocessor architecture is performed. The kernel and the overall application speedups of six real-life applications, relative to the software execution on the microprocessor, are estimated using the design flow. Kernel speedups up to 155 are achieved that result in an average overall improvement of 2.78 with a small overhead in circuit area. The design flow achieved the acceleration of the applications near to theoretical bounds. A comparison with another high-performance data-path showed that the proposed coprocessor achieves better performance while having smaller area-time products for the generated data-paths.

show abstract

A high-performance data path for synthesizing DSP kernels

Cited by 29 publications

References 15 publications

Μεθοδολογίες Αυτοματοποιημένης Εξερεύνησης Και Σύνθεσης Επαναδιατάξιμων Συνεπεξεργαστών Υλικού

Μεθοδολογίες Αυτοματοποιημένης Εξερεύνησης Και Σύνθεσης Επαναδιατάξιμων Συνεπεξεργαστών Υλικού

Comparison of Configurations of Data Path Architecture Developed Using Template

Exploring the speedups of embedded microprocessor systems utilizing a high-performance coprocessor data-path

Contact Info

Product

Resources

About