In this paper, it is shown that the 2-D 1-multiply 1-add structure, i.e. a structure with minimum cycle time introduced by Gnanasekaran [1] can be implemented without shift registers, but with a RAMimplementation of the element zj l zj . A systolic realization for this structure is developed which is suited for VLSI. It is shown that the systolic realization can be extended to higher order simply by adding processing elements (PEs). Übersicht: In der Arbeit wird gezeigt, daß eine von Gnanasekaran [1] eingeführte Digitalfilterstruktur mit minimaler Zykluszeit ohne Schieberegister implementiert werden kann; statt dessen wird eine RAM-Implementierung des Elements z^'zj 1 vorgeschlagen. Es wird eine systplische Realisierung für diese Struktur entwickelt, welche sich für die VLSI eignet. Es wird gezeigt, daß sich die systolische Realisierung durch Hinzufügung weiterer Verarbeitungselemente einfach auf höhere Ordnung erweitern läßt Für die Dokumentation: Zweidimensionale Filter / Bildverarbeitung