A Destructive-Readout Associative Memory

Chu, Yaohan

doi:10.1109/pgec.1965.264001

Cited by 10 publications

(7 citation statements)

References 9 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…An associative memory [1][2][3][4][5][6][7][8][9][10] can be defined as a memory system with the property that stored data items can be retrieved by their content or part of their content (that is, by the first property of an associative processor). An associative memory has been also called catalog memory [11], contentaddressed memory [12], data-addressed memory [13], parallel search memory [14], search memory [15][16][17], search associative memory [18], content-add~'essable memory [19], distributed logic memory [20], associative pushdown memory [21], and multi-access associative memory [22].…”

Section: Associative Memoriesmentioning

confidence: 99%

“…Such a bit-serial associative processor can be considered an external-logic associative processor, in contrast to a distributed logic associative processor. Chu [8] proposed the implementation of a bit-serial associative memory which makes use of conventional destructive-readout magnetic memory elements. This memory has two-dimensional read/write capability, resulting in two word lengths: a short-word length which is the number of bits in a word, and a long-word length which is the number of words in a bit-column, since the number of bits in a word is usually smaller than the number of words.…”

Section: --I II Imentioning

confidence: 99%

See 1 more Smart Citation

Associative Processor Architecture—a Survey

Yau

Fung

1977

ACM Comput. Surv.

View full text Add to dashboard Cite

A survey of the architecture of various associative processors is presented with emphasis on their characteristics, categorization, and implementation, and especially on recent developments. Based on their architecture, associative processors are classified into four categories, namely fully parallel, bit-serial, word-serial and block-oriented. The fully parallel associative processors are divided into two classes, word-orgamzed and distributed logic associative processors. Keywords and Phrases:Associative processors, computer architecture, categomzation, implementation, hardware, large-scale integration, fully parallel, bit-serial, word-serial, block-ormnted, distributed logic CR Categories: 3. 80, 6.22, 6.30, 6.31, 6.32, 6.33, 6.34 INTRODUCTIONAn associative processor can generally be described as a processor which has the following two properties: 1) Stored data items can be retrieved using their content or part of their content (instead of their addresses); and 2) data transformation operations, both arithmetic and logical, can be performed over many sets of arguments with a single instruction. Because of these parallel processing characteristics, associative processors have a much faster data processing rate than conventional sequential computers, and hence are more effective in handling many types of information processing problems such as information storage and retrieval of rapidly changing databases, fast search of a large database, arithmetic and logical operations on large sets of data, control and executive functions in large-scale computer systems, radar signal tracking and processing, and weather prediction computations. However, because of their relatively high implementation cost, associative processors are usually used in conjunction with standard sequential computer systems so that many required highspeed parallel processing tasks which cannot be effectively executed by sequential processors are performed by associative processors. Because of the rapid development of large-scale integrated-circuit (LSI) technology, the implementation cost of associative processors will be greatly reduced and it is anticipated that associative processors will be used more extensively for enhancing the performance of many special-purpose and general-purpose computer systems. Although there have been several papers providing either tutorials or literature surveys on associative processors [1-5], a number of new developments have not been described in any of the previous survey papers. In this paper, we will present a survey of the architecture of various associative processors, with emphasis on their characteristics, categorization, and implementation, and especially recent developments.

show abstract

Section: Associative Memoriesmentioning

confidence: 99%

Section: --I II Imentioning

confidence: 99%

Associative Processor Architecture—a Survey

Yau

Fung

1977

ACM Comput. Surv.

View full text Add to dashboard Cite

show abstract

“…Η συσχετιστική μνήμη (associative memory) ονομάζεται και μνήμη διευθυνσιοδοτούμενη με βάση το περιεχόμενο (content-addressable memory), μνήμη παράλληλης εύρεσης (parallel search memory) και μνήμη πολλαπλής προσπέλασης (multiaccess memory) [58]- [69]. Διαφέρει ριζικά από την μνήμη τυχαίας προσπέλασης (RAM), στο ότι η προσπέλαση των λέξεων της μνήμης γίνεται με βάση το περιεχόμενό τους και όχι την διεύθυνσή τους.…”

Section: συσχετιστική μνήμηunclassified

“…Στον σειριακό στα bit συσχετιστικό επεξεργαστή [58], [60], [113], [114] λ συσχετιστικό επεξεργαστή, είναι κ-r-y, όπου κ είναι ο αριθμός των επιπέδων bit και λ ο αριθμός των στηλών bit της συσχετιστικής μνήμης.…”

Section: συσχετιστικοί επεξεργαστέςunclassified

Αποδοτική Παραλληλοποίηση Θεμελιωδών Λειτουργιών Χαμηλού Επιπέδου Στην Επεξεργασία Εικόνας Και Αναγνώριση Προτύπων

Σβώλος¹

View full text Add to dashboard Cite

Θα ήθελα, με την ευκαιρία που μου δίνεται, να ευχαριστήσω ιδιαίτερα τον επιβλέποντα καθηγητή μου Χρήστο Κακλαμάνη για την επίβλεψη και πλήρη υποστήριξή του σε όλη την διάρκεια της εκπόνησης της παρούσας διδακτορικής διατριβής καθώς και της συγγραφής της παρά τις αντίξοες συνθήκες. Θα ήθελα επίσης να τον ευχαριστήσω θερμά για την αμέριστη συμπαράστασή του στα προσωπικά και οικογενειακά μου προβλήματα.Τέλος, θα ήθελα να ευχαριστήσω τον φίλο και συνεργάτη μου Χαράλαμπο Κωνσταντόπουλο για την συνεργασία του όλα αυτά τα χρόνια.

show abstract

“…Οι αρχιτεκτονικές αυ τής της κατηγορίας αποτελούνται από έναν αριθμό κυκλωμάτων τα οποία μπο ρούμε να επεξεργαζόμαστε παράλληλα, με βάση τα περιεχόμενα των μνημών[341,342]. Η χρήση των CAM αναφέρεται στη βιβλιογραφία τόσο για ακρι βές όσο και για μη ακριβές ταίριασμα των προτύπων (patterns)[343], [m = 1,2,..., Μ}, που αποτελείται από Μ διανύσματα k -διαστάσεων και ισχύει ότι Μ 3> Ν. Ο MD αλγόριθμος ξεκινάει βάζοντας…”

unclassified

Νεοι Αλγοριθμοι Και Αρχιτεκτονικες Vlsi Για Συμπιεση Εικονων Με Χρηση Μετασχηματισmων DCT Wavelets Και Διανυσματικης Κβαντισης

Δρε¹

View full text Add to dashboard Cite

Εισαγωγή 1 1.1 Τοποθέτηση του προβλήματος 1 1.2 Στόχοι της Διατριβής 3 1.3 Οργάνωση της Διατριβής-Καινοτομίες 4 2 Ανασκόπηση τεχνικών συμπίεσης ψηφιακών εικόνων 9 2.1 Εισαγωγή 9 2.2 Κωδικοποιητές κυματομορφής 2.3 Τεχνικές κωδικοποίησης με χρήση μετασχηματισμών 2.4 Κωδικοποίηση εικόνας με χρήση μοντέλων 2.5 Υβριδικές τεχνικές κωδικοποίησης 2.6 Κωδικοποίηση πολλαπλής διακριτότητας 2.7 Κωδικοποίηση ακολουθίας εικόνων 2.8 Κωδικοποίηση έγχρωμων εικόνων 2.9 Πρότυπα συμπίεσης ψηφιακών εικόνων 2.10 Υλοποιήσεις συστημάτων συμπίεσης εικόνας 2.11 Συμπεράσματα 3 Διακριτός Μετασχημ,ατισμ,ός Συνημ,ιτόνου 3.1 Εισαγωγή 3.2 Βασικοί ορισμοί 3.3 Ανασκόπηση 3.4 Προτεινόμενος αλγόριθμος για το μονοδιάστατο Διακριτό Με τασχηματισμό Συνημίτονου 47 ΠΕΡΙΕΧΟΜΕΝΑ 3.5 Προτεινόμενος αλγόριθμος για το διδιάστατο Διακριτό Μετα σχηματισμό Συνημίτονου 3.6 Αριθμητική πολυπλοκότητα 3.6.1 Ο μονοδιάστατος DCT αλγόριθμος 3.6.2 Ο διδιάστατος DCT αλγόριθμος 58 3.7 Προτεινόμενη μεθοδολογία για την ανάπτυξη αρχιτεκτονικών . 3.8 Λήμματα 3.9 VLSI υλοποιήσεις του διδιάστατου DCT 3.9.1 Η αρχιτεκτονική, που υλοποιεί ένα CC Τύπου-Α .... 3.9.2 Η αρχιτεκτονική, που υλοποιεί ένα CC Τύπου-Γ .... 3.9.3 Η αρχιτεκτονική που υλοποιεί ένα CC Τύπου-A και ένα CC Τύπου-Β 3.10 Συμπεράσματα Διακριτός Μετασχηματισμός Ημίτονου 4.1 Εισαγωγή 4.2 Ανασκόπηση 4.3 Προτεινόμενος αλγόριθμος 77 4.3.1 Ο αλγόριθμος για τον υπολογισμό του DST άρτιου μήκους 4.3.2 Ο αλγόριθμος για τον υπολογισμό του DST περιττού μή κους 4.4 Αριθμητική πολυπλοκότητα 4.5 Συμπεράσματα Διανυσματική Κβάντιση 5.1 Εισαγωγή 5.2 Ανασκόπηση -. 5.2.1 Ανασκόπηση τεχνικών διανυσματικής κβάντισης .... 5.2.2 Ανασκόπηση αλγορίθμων σχεδιασμού βιβλίων κωδίκων . 5.2.3 Ανασκόπηση αρχιτεκτονικών 5.3 Προτεινόμενος αλγόριθμος για το σχεδιασμό του βιβλίου κωδίκων 5.3.1 Σχεδιασμός αρχικού βιβλίου κωδίκων 5.3.2 Βήματα του προτεινόμενου αλγορίθμου 104 5.3.3 Πειραματικά αποτελέσματα 5.4 Προτεινόμενος διανυσματικός κβαντιστής 107 5.4.1 Αλγόριθμοι, που χρησιμοποιούνται στον προτεινόμενο δια νυσματικό κβαντιστή 107 5.4.2 Ο προτεινόμενος διανυσματικός κβαντιστής VI ΛΙΣΤΑ ΣΧΗΜΑΤΩΝ 6.2 Μετασχηματισμός μικρού κύματος 6.3 Ανάλυση με σειρές μικρού κύματος διακριτού χρόνου 6.4 Ανάλυση εικόνας 6.5 Ανακατασκευή εικόνας 6.6 Μια βαθμίδα ανάλυσης της εικόνας σε πολλαπλά επίπεδα . . . 6.7 Μια βαθμίδα για την ανακατασκευή της εικόνας 6.8 Σάρωση των συντελεστών 6.9 Συνάρτηση πυκνότητας πιθανότητας των συντελεστών 6.10 α. Η αρχική εικόνα Lena β. Η εικόνα Lena με χρήση του προτεινόμενου αλγορίθμου Ι 6.11 Ενα επίπεδο κωδικοποίησης του προτεινόμενου αλγορίθμου II . 6.12 Ενα επίπεδο αποκωδικοποίησης του προτεινόμενου αλγορίθμου II 6.13 α. Η αρχική εικόνα Lena β. Ανακατασκευή της εικόνας Lena με τον προτεινόμενο αλγόριθμο II 6.14 Ενα επίπεδο κωδικοποίησης του προτεινόμενου αλγορίθμου III . 6.15 Ενα επίπεδο αποκωδικοποίησης του προτεινόμενου αλγορίθμου III151 6.16 α. Η αρχική εικόνα Lena β. Ανακατασκευή της εικόνας Lena με τον προτεινόμενο αλγόριθμο III 7.1 Η τεχνική "επικάλυψε-πρόσθεσε" σε διδιάστατο πρόβλημα . . . 7.2 Αλγόριθμος για τον υπολογισμό της διδι...

show abstract

A Destructive-Readout Associative Memory

Cited by 10 publications

References 9 publications

Associative Processor Architecture—a Survey

Associative Processor Architecture—a Survey

Αποδοτική Παραλληλοποίηση Θεμελιωδών Λειτουργιών Χαμηλού Επιπέδου Στην Επεξεργασία Εικόνας Και Αναγνώριση Προτύπων

Νεοι Αλγοριθμοι Και Αρχιτεκτονικες Vlsi Για Συμπιεση Εικονων Με Χρηση Μετασχηματισmων DCT Wavelets Και Διανυσματικης Κβαντισης

Contact Info

Product

Resources

About