A 231MHz, 2.18mW 32-bit Logarithmic Arithmetic Unit for Fixed-Point 3D Graphics System

Design and Implementation of an Arithmetic Processor Unit Based on the Logarithmic Number System

“…Pero a diferencia de las regiones propuestas en [19], los valores hallados para cada región tenían una formalidad matemática basada en la minimización del error cuadrático medio. De igual forma, SanGregory et al [20] en 1999, Abed et al [21] en 2003 y Kim et al [4] en 2006, enfocaron sus esfuerzos en hallar los valores que permitieran definir nuevas regiones, basadas en potencias de dos, para aproximar de una mejor forma las funciones de logaritmo y antilogaritmo binario. Aunque presentan mejoras sucesivas, ninguna de las anteriores aproximaciones plantea alguna herramienta matemática sólida para el cálculo de las regiones.…”

“…Carrillo, Universidad de Ulster, Londonderry, Reino Unido, snaidercl@ieee.org H. Carrillo, Universidad de Zaragoza, Zaragoza, España, hcarri@unizar.es F. Viveros, Pontificia Universidad Javeriana, Bogotá, Colombia, fviveros@javeriana.edu.co la implementación en hardware de este tipo de operaciones aritméticas [4]- [7], esto sigue siendo un problema abierto, dado que las soluciones existentes presentan un elevado consumo de área, potencia y excesivo número de ciclos de reloj para llevar a cabo dichas operaciones. Lo anterior tiene especial relevancia al momento de realizar implementaciones hardware de algoritmos de procesamiento de imágenes [8], [9], donde las restricciones de tiempo real están directamente relacionadas con dichos parámetros.…”

“…• El error máximo relativo que se presenta al momento de la aproximación de las funciones logaritmo y antilogaritmo binario, se ve disminuido con respecto al estado del arte actual presentado en [4]. Lo que resta de este artículo se encuentra organizado de la siguiente manera: en la sección II, se presentan los antecedentes de los algoritmos propuestos para implementar de forma hardware las funciones de logaritmo y antilogaritmo en base binaria.…”

A low power multimedia SoC with fully programmable 3D graphics and MPEG4/H.264/JPEG for mobile devices

“…The SIMD datapath is responsible to vector arithmetic operations such as addition and multiplication and the SFU calculates logarithm (LOG), exponent (EXP), reciprocal (RCP) and reciprocal square root (RSQ) in only 2cycles by using logarithmic number system (LNS) [6].…”

“…Its 3D graphics engine is unique in that the unified shader (USH) [7] is used for fully programmable 3D graphics with low power and small silicon area, special lighting instruction and logarithmic [6] lighting engine are used for high 3D graphics performance. Its USH is power optimized single shader for mobile devices in contrast to that of console device which has multiple general USH.…”